Счетчик - делитель

 

Изобретение относится к импульсной и вычислительной технике и может быть использовано в устройствах автоматики, телемеханики, измерительной и вычислительной техники, в узлах и блоках деления частоты на 2, 5 и 10 с повышенной ремонтопригодностью на этапе эксплуатации этих устройств. Устройство отличается тем, что, с целью повышения ремонтопригодности, оно, кроме триггеров 8.1 - 8.4 разрядов и двух элементов И-НЕ 6 и 7, дополнительно содержит резервный разряд с триггером 8.5 и двумя элементами И 10.4 и 11.2, первый разряд дополнительно содержит элемент И/И-НЕ 9.1, элемент И 10.1 и элемент 2И-ИЛИ 17.1, второй разряд дополнительно содержит элемент И-И-НЕ 9.2, два элемента И-ИЛИ 13.1 и 14.1, элемент И 10.2, элемент И-НЕ 15.1, элемент ИЛИ-НЕ 17.1 и элемент 2И-ИЛИ 17.2, третий разряд дополнительно содержит элемент И/И-НЕ 9.3, два элемента И-ИЛИ 13.2 и 14.2, элемент И 12.2 и элемент 2И-ИЛИ 17.3, четвертый разряд дополнительно содержит элемент И/И-НЕ 9.4, три элемента И 10.3, 11.1 и 12.2, элемент И-ИЛИ 13.3, элемент И-НЕ 15.2, элемент ИЛИ-НЕ 16.2 и элемент 2И-ИЛИ 17.4 с соответствующими конструктивными связями. Такое техническое решение позволяет восстановить работоспособность устройства при отказе одного из основных разрядов 1 - 4 путем подачи управляющего нулевого потенциала на соответствующий управляющий вход 21.1 - 21.4. 1 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСтИЧЕЕКИХ

РЕСПУБЛИК (si>s Н 03 К 23/48

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMY СВИДЕТЕЛЬСТВi/ (21) 4735397/21 (22) 05.09.89 (46) 30.08.91. Бюл. ЬЬ 32 (72) А. Н. Пархоменко, В. В. Голубцов, В. А.

Жилин и В. С. Харламов (53) 621.374.44(088.8) (56) Авторское свидетельство СССР

t4 1529446, кл. Н 03 К 23/48, 08.04.88.

Справочник. Применение интегральных микросхем в электронной вычислительной технике. / Под ред. Б. Н. Файзулаева, Б. В.

Тарабрина, М.: Радио и связь, 1987, с. 35, рис. 3.21.

„„59„„1674362 А1 (54} СЧЕТЧИК-ДЕЛИТЕЛЬ (57) Изобретение относится к импульсной и вычислительной технике и может быть использовано в устройствах автоматики, телемеханики, измерительной и вычислительной техники, в узлах и блоках деления частоты на 2,5 и 10 с повышенной ремонтопригодностью на этапе эксплуатации этих устройств.

Устройство отличается тем, что, с целью повышения ремонтопригодности, оно, кроме триггеров 8.1-8.4 разрядов и двух элементов И-НЕ 6 и 7, дополнительно содержит резервный разряд с триггером 8.5 и двумя

1674362

3 элементами И 10.4 и 11.2, первый разряд дополнительно содер>кит элемент И/И-НЕ

9.1, элемент И 10.1 I! элемент 2И-ИЛИ 17.1, Второй разряд дог1ал1!ительно СОдер>кит элемент И вЂ” И вЂ” HE 9.2„два элемента И вЂ” ИЛИ

13.1 и 14.1, элемент И, 10,2, элемент И-HE

15.1, элемент ИЛИ-НЕ 17.1, элемент 2ИИЛИ 17,2, третий разряд дополнительно -о" держит элемент И/И вЂ” НЕ 9.3, два элемента

И вЂ” ИЛИ 13,2» 14.2, элемент И ",2,2 и элемент

2И вЂ” ИЛИ 17.3, четверть1й разряд допалниИ"-обретение отнсс»тся к импульсной н

ВЫЧИСЛИТЕЛЬНой ТЕХНИК8, В -IRCTII(>CTИ К ИМпульсным сч8тчикам-делителям с коэффициентом деления на 2,5 и 10, и может быть применено в устройствах промышленной

ВВтОматики и Вычислительной техники, Цель10 изобретения явлЯется па!зышение ремонтапригодности ус.!.ройства г!утем вкл1очения в его структуру резервного триггера и средств автома ;ичес<ай реконфигурации работоспособной структуры, На черте>ке приведена структурная схма предлагаемого счетчика-делитеns., Счетчик-делитель содержит аснсвные

1 — 4 и резервный 5 разряды, первый 6 и второй 7 элементы И-НЕ, триггеры 8,1 — 8.5 разрядов, элементы И/И-Н 1:- 9.1-9.4 разрядан, элементы И 10. I, 1!.1,2, !(3,3 и 10.4 разрядов, вторые 11." и 11.2 элементы И соответству!Ощих разрядов, третьи элементы И 12, l-12.2 соответству!Ощий разрядов., первые 13.1 — 13.3 и Втсрые 14 1 и 14.2 элементы И вЂ” ИЛИ соатве-ству!оьцих разряд1>!1, элементы И вЂ” НЕ 15.1 и 15.2 разрядов, элементы ИЛИ вЂ” НЕ 16.1 и 16.2 разрядов, элементы 2И вЂ” ИЛИ 17.1- 7.4 разрядов.

Первый синхрсвхад 18 устройства сое-. динен с первым входом элемента И 10.1 и вторым входом первой структуры И элемента И-ИЛИ 14.1, Входь 19 и 20 установки B

"0" устройства соединены соответственна с первым и вторым входами элемен га И-НЕ 6 устройства. Вход 21.1 разрешения работы первого разряда соединен с входами элемента И/И вЂ” НЕ 9. 1, В.ходы 21,2--21,4 разрешения p860Tbl втаааго чЯтвертагo разрядов устройсгва -..îåäèíåíû с вторыми

Входами БООтветс I ву!Огцих им элементов

И/И-HE 9.2 — 9.4, Второй синхровход 22 у"трайства санди н8н с перБЫМ входом вта1>ай структуры И элемента И-ИЛИ 11. l, вгорым входом первой структуры И эломента ИИЛИ 14.2, первым входа! Второй с-! руктуры

И элемента И вЂ” ИЛИ 13,3, втоаым Входам элемента И 10,4, Входы 23 и 24,становки в тельно содержит элемент И/И-HE 9.4, три злеме.-па И "! :0.3, 11,1 и 12,2,:лемент И-ИЛИ

13.3, злемен И-НЕ 15,2, элемент ИЛИ-НЕ

16,2 и элемент 2И-ИЛИ 17,4 с соответствуIoLL)MIии констоуктивными связями. Так08 техни !еское решение позволяет Восстановить !>««б<> ГО .писабнасть устроис" BR пои GT" . казе адногG из основных разрядон 1 — 4 путем подачи управляк>щего нулевага потенциала на соатветству!Оьций управля!аьций вхаД 21,1-21.4, 1 ил., 1 табл. 3" устройства соединены соответственно с первым и нторь:,м Входами элемента И вЂ” BE

Бь ход элемента И вЂ” НЕ 6 устройства со8Динен 1„Ь 1-! ходом триггера 8. 1, ин верс ным входам элемента ИЛИ вЂ” Н1: 16,1, 118рвым;ВхаДОМ элемента И 1! 2,2, и»В8рсным

Входом ЗЛВме!!та И> !И вЂ” НЕ 16.2 и Б1-ВКОДом триггера 8,5; Выход элемента И-НЕ 7 устрайства соединен с 81-входом триггера 8,5, вгарым входам элемента И вЂ” НЕ 15.4, инверсным B!<Одам элемен —,à И 12.3., Вторым входом элемента И 12.2 и инверсными входами элементов И-НЕ l5.1, И 12,1 и 8 l-входом триггера 8.1.

Прямой Выход элемента И/И-НЕ 9.1 соединен с вта!Оым входам элемента и 10, 1, Вторым входам пергай структуры И элемента 2И-ИЛИ 17,1, первым входам элемента И

?0 12,1 и первь!м Входа!«элемента И/И-НЕ

9,2, Инверсный выход элемента И/И вЂ” НЕ 9.1 соединен с первым входом второй структуры И элемента 2И-ИЛИ 17,1, первым входам элемента И вЂ” HE 15. l, входом первой структуры И элемента И-ИЛИ 13,1 и первым входом первой структуры И элемента И—

MJiN 14.1. Выход элемента И 10. соединен со счетным входом триггера 8.1, г.рямой выход KoTop0(а соединен с первым В;<Одам первой структуры И элемента 2И вЂ” ИЛИ 17. i.

Прямой выхадэлемента И/И-НЕ9,2соединен с Вгарым входом первой структуры

И элемента 2И вЂ” ИЛИ 17.2, первым входом элемента И/И вЂ” НЕ 9,3 и вторыми нходами вторых структур И элементов И вЂ” ИЛИ 13.1 и l4.1. Инверсный выход элемента И/И вЂ” HE

9,2 соединен с первым входом BTopGA структуры И элзмента 2И-ИЛИ 17,2, г",ервым Входам первой структуры _#_ элемента И вЂ” ИЛИ

13.2 и пергым Входам первой структуоы и элемента И--ИЛИ 14,2. Выход элеме гта И

12.", соеди1-1(!н с вторым аховом Зг!емента

1 ЛИ вЂ” НЕ 16,1, выхсд которого;.Оединей с

81-входом триггера 8.2, Выход элемента ".:.—

45 HE ",8.1 соединен с S1-Входам 1 „л<ггера 8.2

1674362

25

50

Выход элемента И вЂ” ИЛИ 13.1 соединен с

f-входом триггера 8,2, счетный вход которого соединен с выходом элемента И-ИЛИ

14.1. Прямой выход триггера 8.2 соединен с вторым входом второй структуры И элемента 2И-ИЛИ 17.1 и первым входом первой структуры И элемента 2И-ИЛИ 17,2.

Прямой выход элемента И вЂ” И-НЕ 9.3 соединен с вторым входом первой структуры

И элемента 2И вЂ” ИЛИ i7.2, первым входом элемента И/И вЂ” HE 9.4, входом второй структуры И элемента И-ИЛИ 13.2, вторым входом второй структуры И элемента И-ИЛИ

14.2 и первым входом элемента И вЂ” HE 15.2 и вторым входом элемента И 10.3. Инверсный выход элемента И/И-НЕ 9.3 соединен с первым входом второй структуры элемента 2И-ИЛИ 17.3, первым входом элемента

И 12.3 и первым входом первой структуры И элемента И-ИЛИ 13.4, Выход элемента И—

ИЛИ 13.2 соединен с I-входом триггера 8.3, счетный вход которого соединен с выходом элемента И вЂ” ИЛИ 14.2. Выход элемента И

12.2 соединен с R1-входом триггера 8,3, прямой выход которого соединен с вторым входом второй структуры И элемента 2ИИЛИ 17.2 и первым входом первой структуры И элемента 2И вЂ” ИЛИ 17.3.

Прямой выход элемента И/И-НЕ 9.4 соединен с вторым входом первой структуры

И элемента 2И-ИЛИ 17.4, вторым входом, второй структуры И элемента И-ИЛИ 13.3 и третьим входом элемента И 11.1. Инверсный выход элемента И/И-НЕ 9.4 соединен с первым входом второй структуры И элемента2И вЂ” ИЛИ 17,4 и первыми входами элементов И 10.4 и 11.2. Выход элемента И 10.3 соединен с R2-входом триггера 8.4, счетный вход которого соединен с выходом элемента И вЂ” ИЛИ 13.3, Выход элемента И 11.1 соединен с S2-входом триггера 8.4, R1- и

S1-входы которого соединены соответственно с выходами элементов ИЛИ-НЕ 16.1 и И вЂ” HE 15,2. Выход элемента И 12.3 соединен с вторым входом элемента ИЛИ-НЕ,16.2. Прямой выход триггера 8.4 соединен с первым входом первой структуры И элемента 2И-ИЛИ 17.4, вторым входом второй структуры И элемента 2И-ИЛИ 17.3 и пер вым входом элемента И 10.3.

Выход элемента И 10;4 соединен со счетным входом триггера 8.5, S2-вход которого соединен с выходом элемента И 11.5.

Прямой выход триггера 8.5 соединен с вторым входом второй структуры И элемента

2И-ИЛИ 17.4 и R2-входом триггера.8.5.

Выход элемента 2И вЂ” ИЛИ 17 1 является первым информационным выходом 25.1 ус-, тройства. Выход элемента 2И вЂ”,ИЛИ 17.2 является вторым информационным выходом

25.2 устройства и соединен с вторым входом элемента И 11.2, первым входом элемента И

11.1, вторым входом первой структуры И элемента И-ИЛИ 13.3 и первым входом второй структуры И элемента И-ИЛИ 14.2. Выход элемента 2И вЂ” ИЛИ 17.3 является третьим информационным выходом 25.3 устройства и соединен с вторым входом элемента И 11,1 и третьим входом элемента И

11.2. Прямой выход элемента 2И вЂ” ИЛИ 17.4 является четвертым информационным выходом 25,4 устройства, Инверсный выход элемента 2И-ИЛИ 17,4 соединен с первым входом второй структуры И элемента И—

ИЛИ 13.1 и вторым входом первой структуры И элемента И-ИЛИ 13,2

Разряды. 1-4 являются основными разрядами счетчика-делителя, реализующими его основное функциональное назначение в устройствах автоматики, телемеханики и вычислительной техники.

Разряд 5 является резервным разрядом счетчика-делителя находящимся в "горячем" резерве, и предназначен для восстановления работоспособности устройства при отказе одного из основных разрядов

1 — 4.

Элементы И-НЕ 6 и 7 обеспечивают надежность срабатывания устройства при его .становке в "0" и "9" путем выработки соответствующего сигнала при наличии двух одноименных управляющих сигналов и согласования уровня входных сигналов с уровнем логической единицы и логического нуля "внутри" устройства, Триггеры 8,1 — 8,5 являются основными элементами памяти в счетчике-делителе, реализующими функцию накопления информации в соответствии с заданным входной логикой устройства алгоритмов функционирования.

Элементы И/И вЂ” НЕ 9.1 — 9.4 осуществляют выработку сигналов настроечной функции, управляющей работоспособной структурой счетчика-делителя, в зависимости от исправного (неисправного) состояния его разрядов 1-4.

Элемент И 10.1 осуществляет коммутацию тактового импульса с синхровхода

18 устройства на счетный вход триггера 8.1 в случае его исправного состояния. При неисправном состоянии разряда 1 элемент И

10.1 закрыт нулевым потенциалом с прямого выхода элемента И/И-HE 9,1

Элемент И 10.3 пропускает на свой выход сигнал установки в,"0" триггера 8.4 в случае исправного состояния разрядов 1-3 устройства.

Элемент И 10.4 пропускает на свой выход сигнал тактового импульса с синхровхос:.<Ого нуля да 22 в случае отказа одного из разрядов

1-4, вкл|очал тем самым в работоспособну|а структуру устройства три|тер 8,5.

Элемент И 11.1 пропускает на свой выхОД сиГнал устаноВки в "1" триггера 8,4 В

Случае исправного состояния -разрядов 1-4 устройства.

Элемент И 11,2 пропускает на свой выХОД сиГнал устанОвки 8 "1" т(зиГГера 8,5 8 счетном режиме при отказе четвертогз разряда устройства.

Элемент И 12,1 пропускает на свой выход сигнал установ|<и в "0" триггера 8.2 пои установке устройства в 9" 8 случае исправного состояния разряда 1 устройства, Элемент И 12,2 пропускает на свой выхор сигнал установки 8 "0"; 1зиггера 8.3 при установке устройства в "9" в случае неисправного состояния триггера 8,1.

Элемент И 12,3 пропускает и-3 свой выход сигнал установки 8 "0" триггера 8,4 8 случае неисправного состояния:,зднаг0 иэ разрядов 1 — 3 при Установке устройства 8 састолние "9".

Элементы И вЂ” ИЛИ 13. 1-13.3 разрядов обеспечивают коммутацию сигналов на 1входы триггеров 8.2 и 8,3 и на счетный вход триггQpB 8,4 при c00T88TcTВУ|а|цей раб )тО способной структуре устройства, Элементы И вЂ” ИЛИ 14.1 и 14,2 разрядов обеспечивают коммутацию синхросигналав на счетные входы триггеров 8,2 и 8,3 8 соответствии с существу|ащей работоспособной структурой устройства, Элемент И вЂ” НЕ 15.; пропуск"åò на с,в:ой

ВыхоД сиГнал устанoBI(I1 8 1 триГГ81за 8,2 в режиме установки Устройства 8 "9" 8 случае отказа разряда 1, Элемент И вЂ” НЕ 15,2 пропускает на свсй выход сигнал установки 8 "1" три|э ера 8,4 8 режиме установки уст1зайства 8 состояние

"9" В случае исп равного состояния pBBp33дов

1-4 устройства.

Элементы ИЛИ вЂ” НЕ 16.1 и 1б2 пропускают HB сВОи Выходы сиГI IB/lbl установки в

"О" соответствующих тригп ров 8,2 и 8,4 либо в режиме установки 8 0" устройст(38, либо в режиме ега установки в состояние

i1 9 1l

Элементы 2И-ИЛИ 17,1-17,4 разрядов осуществляют каммутаци|с сигналов с r.рямых Выходов TpNI f8po8 8.1-8.5 на выходы

25,1 — 25,4 устройства 8 зависимости ат исправного (неисправнаг01са:таяния саотвес| вующеГО раЗряда 1-il, или хОтЯ бы ад -1ога из разрядов 1-.4.

Входы 18 )1 22 уст1|айства являют л;0ответственно первым и вторым синхравходами устройства, 10

I) 0

< "

4rГ|

4 (- 3 !

-i:(Входы 19 и 20 лвля|отся входами установки в "О" устройства.

Входы 21.1 — 21,4 явля|отся управляющими входами разрешения работы соответству|ощих разрядов устройства. В случае отказа какого-либо из разрядов HB соответствующий вход 21 подается сигнал логичеВходь| 23 и 24 являются входами установки в "9" устоойства, Выходы 25.1-25,4 являются сооТ88ТсТвующими первым — четвертым информационнь ми выходами устройства.

Счетчик-делитель работает следующим

ОбразОм, Длл установки счегчика-делителя в нулевое состояние на входы "i9и20одновременна подаются сигналы логическOI, единицы. В этом случае на выходе элемента И вЂ” НЕ 6 фа1змируется СИГнал лОГическаГО нуля, кОтОрый по входам R 1 триггеров 8,1-8.5устанавливает их 8 нулевое состояние.

Установка счетчи.<а-делителя в состояние "9" производится следующим образом.

В случае исправнога состоянил разрядов 1—

4 при одновременном появлении единичныхх ЛОГ!1ческих ураВне|:": си: налав HB входах

23 Irl 24 8 ЕДИНИЧНОЕ СОСТаяНИЕ УСТВНВВЛИВаются трйггеры 8. I, 8.4 и 8.5, а триггеры 8,2 M

8,3 OcTBlolc8 в нулевом состоянии. Зто происходит потому, чта нулевой логический уровень сигнала. сформированный на выходе элемента И-HF. 7, поступает на Я1-вход триггера 8.5, н"= инверснь;й вход элемента

И вЂ” ",IE 15,2 и далее на вход S1 триггера 8.4, на вход элемента И 12.2 и далее — на R1-вход триггера 8.3, на инверсный вход элемента

И-ИЕ;5.1и И 12.1 и на Rl-входтриггера8.2, и на S1-вход триггера 8.1. В случае неиспраВ)10сти Одна "c из Оазряд08 происходит персстройк"- работоспособности структуры счетчика-делителя и установка в состояние

"9" происходит другим путем, Рассмотрим пример, когда произошел отказ 1 разряда.

В этом случае на вход 21." г|одается сигнал нулевого лиического уровня, который приводит I< из)4енени|0 сиГналав HB п1зямых и инверсных выходах элементов И/И вЂ” НЕ 9.1—

9.4 йа их прямых выходах будет сформирован сигнал нулевага логического уровня, а на инверсных ВысОкОГО логического урОВ ня. 11ри э Гом установка 8 состояние "9" произойдет следующим образом. Триггеры 8,2

Ir1 8.5 установятся 8 c0còîÿíl<å логической единицы HB их прямых выходах, а триггеры

8,3 и 8.4 -- в нулевое логи Igcl<08 состояние, rBI«;BI< нулевой логический уровень сигнала ,; выхода элемента И вЂ” НЕ поступит на 51вход триггера 8.5, через элемент И 12.3 и

ИЛИ-QI: < 2 -- на 1(1 "8) op гаип ера 8,4, че. 1674362 рез элемент И 12.2 — íà R1-вход триггера 8.3 и через элемент И вЂ” НЕ 15.1 — íà S1-вход триггера 8,2

Предлагаемый счетчик-делитель может, работать в трех режимах: в режиме двоичнодесятичного счетчика; как счетчик-делитель выходного импульса на 10 со скважностью

2, и как счетчик-делитель на 2 и 5, При использовании предлагаемого счетчика-делителя в качестве двоично-десятичного счетчика вход 22 (С2) внешне соединяется с выходом 25.1. На входах 21.1 — 21.4 при исправном. состоянии основных разрядов 1-4 должен присутствовать сигнал логической единицы, а на входах 19, 20 и 23, 24 — сигналы логического нуля, На вход 18 (С1) поступают счетные импульсы и счетная последовательность реализуется в соответствии с таблицей истинности.

Логическая ветвь подсчета поступающих импульсов в случае исправного состояния разрядов 1 — 4 будет следующей: с входа

18 устройства через элемент И 10.1 — на счетный вход триггера 8.1, состояние сигнала на прямом выходе триггера 8.1 (и его изменения) через первую структуру И элемента 2И-ИЛИ 17.1 поступает на выход 25.1 устройства и через соединение 25,1 22 и

25 вторую группу входов элемента И-ИЛИ 14. iна счетный вход триггера 8.2; состояние сиг- 30 нала (и его изменения) на выходе триггера

8.2 через первую структуру И элемента 2ИИЛИ 17,2 поступает на выход 25.2 устройства и через вторую структуру И элемента

И-ИЛИ 14,2 на счетный вход триггера 8.3; 35 состояние сигнала (и его изменения) на выходе триггера 8,3 через первую структуру И, элемента 2И вЂ” ИЛИ 17,3 поступает на выход

25.3 устройства и, через вторую структуру И. элемента И вЂ” ИЛИ 13.3 на счетный вход триг- 40 гера 8.4;

В случае отказа какого-либо из основных разрядов 1-4 в предлагаемом счетчикеделителе происходит реконфигурация работоспособной структуры. Рассмотрим 45 пример подсчета импульсов при отказе первого разряда. В этом случае на вход 21.1 подается сигнал нулевого логического уровня, что приводит к смене состояний сигналов на прямых и инверсных выходах 50 элементов И(И-НЕ 9.1-9.4. В результате этого подсчет импульсов в предлагаемом счетчике-делителе производится по следующей логической ветви: с входа 18 устройства через первую структуру И элемента И-ИЛИ

14.2 — на счетный вход триггера 8.2, Состояние сигнала (и его изменения) с выхода триггера 8.2 через вторую структуру И элемента 2И-ИЛ И 17.1 поступает на выход 25.1 устройства и через соединение 25.1 и22, первую структуру И элемента И-ИЛИ 14.2 на счетный вход триггера 8.3; состояние сигнала на прямом выходе триггера 8.3 («era изменения) через вторую структуру И элемента 2И-ИЛИ 17.2 поступае r на выход 25,2 устройства и через вторую структуру И элемента И-ИЛИ 13.3 на счегный входтриггера

8,4; состояние сигнала на прямом выходе триест;ра 8,4 (и его изменения) через вторую струк-гуру И элемента 2И вЂ” ИЛИ 17.3 пос.-упает на выход 25.3 устройства и через элемент

И i0.4 на счетнь,й вход триггера 8,5; состояние сигнала на прямом выходе триггера 8,5 (и его и, менения) через вторую структуру И алеман-;а ..,И-ИЛИ 17,4 поступает ча вь хо .

25,4 уст ройс; ва.

При использовании предлагаемого счет<::,ика-,селителя в режиме „.:,е: ения: вь!хсдного импульса на i 0 со скважп;;стью 2 вы:<.-.çä

25.4 устройс ва внешне соединяется с входом 8, а входные импульсы счета (деленпя) подаются на вход 22 устройства. Требуемый сигнаг| снимается с выхода 25.1 устройства, В лу ае исправного состояния основных разрядов 1 — 4 логическая ветвь подсчета импульсов будет следующей: с входа 22 устройства ч p03 вторую структуру И элемента

И- ИЛИ :4.1 — на счетный вход триггера 8.2; сиг,":а-: с вь;хода триггера 8.2 через пц вую структуру И элемента 2И-ИЛИ 17.2, вторую структуру И элемента И-ИЛИ 14.2 — ча счетный вход триггера 8,3; сигнал с выхода триггера 8,3 через первую структуру И элемента

2И-ИЛИ 17.3, вторую структуру И элемента

И вЂ” ИЛИ 13.3 — на счетный вход триггера 8,4; сигнал с выхода триггера 8.4 через первую структуру И элемента 2И вЂ” ИЛИ 17.4 на выход 25.4 и через соединение 25,4 | |18, элемент л 10. — на счетный вход триггера 8.1; сигнал с выхода триггера 8.1 через первую структуру И элемента 2И вЂ” ИЛИ 17.1 — на выход 25.1 устройства.

Рассмотрим логическу|а ветвь подсчета импульсов в этом режиме работы предла|"аемого счетчика-делителя при отказе второго разряда, В этом случае на вход 21.2 подается сигнал нулевого логического уровня, который приводит к смене состояний сигналов на прямых и инверсных выходах элементов

И/И вЂ” НЕ 9.2 — 9.4. Следовательно, логическая ветвь подсчета импульсов будет следующсй, с входа 22 устройства через первую структуру И элемента И вЂ” ИЛИ 14,2 — на счетный вход триггера 8.3; сигнал с выхода триггера 8.3 через вторую группу входов зл=-мснта 2И-ИЛИ i7.2 поступает на выход

25.2 устройства и через первую структуру И. элемента И вЂ” ИЛИ 13," на счетный вход триггера 8.4; сигнал с выхода триггера 8.4 через вторую структуру И элемента 2И вЂ” ИЛИ |7.3

1674362

10

40

50 поступает на выход 25.3 устройства и через элемент И 10.4 на счетный вход триггера 8.5; сигнал с выхода триггера 8.5 через вторую структуру И элемента 2И-ИЛИ 17.4 поступает на выход 25,4 устройства и через соединение 25.4&18, элемент И 10.1 на счетный вход триггера 8.2; сигнал с выхода триггера

8.1 через первую структуру И элемента 2ИИЛИ 17,1 поступает на выход 25.1 устройства.

Таким образом, в случае отказа разряда

2 логическая ветвь подсчета импульсов в предлагаемом счетчике-делителе "вытесня8f из работоспособной структуры неисправный разряд и производит замещение второго разряда третьим, третьего разряда — четвертым и четвертого разряда — резервным, сохраняя при этом свою работоспособность.

При использовании предлагаемого счетчика-делителя в режиме деления на 2 и

5 внешних соединений не требуется. Триггер 8,1 при исправном состоянии разрядов

1 — 4 используется как двоичный элемент деления на 2, а вход 22(С2) с выходом 25,4— для деления на 5, Оба счетчика функционируют независимо друг от друга. При отказе третьего разряда логическая ветвь подсчета импульсов будет следующей: с входа 22 через вторую структуру И элемента И вЂ” ИЛИ

14.1 — на счетный входтриггера 8,2; с выхода триггера 8.2 через первую структуру И элемента 2И вЂ” ИЛИ 17,2, первую структуру И элемента И-ИЛИ 13,3 — на счетный вход триггера 8.4; с выхода триггера 8.4 через вторую структуру И элемента 2И вЂ” ИЛИ 17.3, элемент И 10.4 — на счетный вход триггера

8.5; с выхода триггера 8,5 через вторую структуру И элемента 2И вЂ” ИЛИ 17.4 — на выход 25.4 устройства.

Замена отказавшего четвертого разряда производится путем его "вытеснения" из работоспособной структуры резервным разрядом аналогичным способом, Таким образом, в предлагаемом счетчике-делителе осуществляется замена отказавшего разряда резервным независимо от места отказа, что предотвращает необходимость перекоммутации входов и выходов устройства.

Формула изобретения

Счетчик-делитель, содержащий триггеры разрядов и два элемента И-НЕ, первый и второй входы установки в "0" устройства соединены соответственно с первым и вторым входами первого элемента И вЂ” НЕ устройства, первый и второй входы установки в "9" устройства соединены соответственно с первым и вторым входами второго злемента И-НЕ устройства, отличающийся тем, что, с целью повышения ремонтопригодности, он дополнительно содержит резервный разряд с триггером и двумя элементами И, а первый разряд дополнительно содержит элемент И/И вЂ” НЕ, элемент

И и элемент 2И-ИЛИ, второй разряд допол. нительно содержит элемент И/И вЂ” НЕ, два элемента И-ИЛИ, элемент И, элемент ИНЕ, элемент ИЛИ-НЕ и элемент 2И-ИЛИ, третий разряд дополнительно содержит элемент И/И вЂ” НЕ, два элемента И вЂ” ИЛИ, элемент И и элемент 2И вЂ” ИЛИ, четвертый разряд дополнительно содержит элемент

И/И вЂ” НЕ, три элемента И, элемент И-ИЛИ, элемент И вЂ” НЕ; элемент ИЛИ вЂ” НЕ и элемент

2И-ИЛИ, причем первый синхровход устройства соединен с входом элемента И первого разряда и вторым входом первой структуры И второго элемента И вЂ” ИЛИ второго разряда, второй синхровходустройства соединен с первым входом второй структуры

И второго элемента И-ИЛИ второго разряда, вторым входом первой структуры И второго элемента И вЂ” ИЛИ третьего разряда, первым входом второй структуры И элемента И-ИЛИ четвертого разряда и вторым входом первого элемента И резервного разряда, вход разрешения работы первого разряда устройства соединен с первым и вторым входами элемента И/И вЂ” НЕ одноименного разряда, прямой выход которого соединен с вторым входом элемента И, вторым входом. первой структуры И элемента 2И-ИЛИ первого разряда, первым входом элемента

И/И вЂ” НЕ и первым входом элемента И второго разряда, инверсный выход элемента

И/И вЂ” НЕ первого разряда соединен с первым входом второй структуры И элемента

2И-ИЛИ одноименного разряда, прямым входом элемента И вЂ” НЕ, входом первой структуры И первого и первым входом первой структуры И второго элементов И вЂ” ИЛИ второго разряда, выход элемента И первого разряда соединен со счетным входом триггера одноименного разряда, прямой выход которого соединен с первым входом первой структуры И элемента 2И-ИЛИ первого разряда, выход первого элемента И вЂ” НЕ устройства соединен с В1-входом триггера первого разряда, первым входом элемента И третьего, с инверсными входами элементов

ИЛИ-НЕ второго и четвертого и R1-входом триггера резервного разрядов, выход второго элемента И-НЕ устройства соединен с

$1-входом триггеров первого и резервного разрядов, инверсными входами элементов

И и И вЂ” НЕ второго разряда, вторым входом элемента И третьего разряда и инверсными входами третьего элемента И-НЕ четверто13

1674362 третьего разряда, инверсный выход элемента И/И вЂ” Н Е второго разряда соединен с пер-, 10 вым входом второй структуры И элемента

И вЂ” ИЛИ третьего разряда соединен с!-входом триггера одноименного разряда, счет-. 50 го разряда, вход разрешения работы второго разряда соединен с вторым входом элемента И/И вЂ” НЕ одноименного разряда, прямой выход которого соединен с вторым входом первой структуры И элемента 2И-

ИЛИ, вторым входами вторых структур И первого и второго элементов И-ИЛИ второго разряда и первым входом элемента И/И-НЕ

2И вЂ” ИЛИ одноименного и первыми входами первых структур И первого и второго элементов И вЂ” ИЛИ третьего разряда, выход первого элемента И-ИЛИ второго разряда соединен с 1-входом триггера одноименного разряда, счетный вход которого соединен с выходом второго элемента И-ИЛИ второго разряда, выход элемента И второго разряда соединен с вторым входом элемента ИЛИ—

НЕ одноименного разряда, выход которого соединен с R1-входом триггера второго разряда, S1-вхоц которого соединен с выходом элемента И-НЕ одноименного разряда, прямой выходтриггера второго разряда соединен с вторым входом второй структуры

И элемента 2И-ИЛИ первого и первым входом первой структуры И элемента 2И—

ИЛИ втoporo разрядов, вход разрешения работы третьего разряда соединен с вторым входом элемента И/И вЂ” НЕ одноименного разряда, прямой выход которого соединен с вторым входом первой структуры И элемента 2И-ИЛИ третьего разряда, входом второй структуры И первого.и вторым входом второй структуры И вто-. рого элементов И-ИЛИ третьего разряда, вторым входом первого элемента И и первым входом элемента И И вЂ” НЕ четвертого разряда, а также с первым входом элемента И вЂ” HE четвертого разряда. инверсный выход элемента И/И-НЕ третьего разряда соединен с первым входом второй структуры И элемента 2И вЂ” ИЛИ одноименного разряда, первым входом первой структуры И элемента И вЂ”.ИЛИ и первым входом третьего элемента И четвертого разряда, выход первого элемента ный вход которого соединен с выходом второго элемента И-ИЛИ третьего разряда, прямой выход триггера третьего разряда соединен с вторым входом второй структуры И элемента 2И вЂ” ИЛИ второго разряда и первым входом первой структуры И элемента 2И-ИЛИ третьего разряда, выход элемента И третьего разряда соедииен с R1-входом триггера одноименного разряда, выход первого элемента И чет20

30 вертого разряда соединен с 82-входом триггера одноименного разряда, счетный вход которого соединен с выходом элемента ИИЛИ одноименного разряда, выход второ о элемента И четьертого разряда соединен с

S2-входом триггера одноименного разряда, R",-вход которого соединен ". выходом элемента ИЛИ-НЕ, выход третье о элемента

И четвертого разряда coeäèíåH с вторым входом эгемента ИЛИ-HE одноименчого разоядэ, ль<ход э емента И-HЕ че.<вертого разр."-<,г:,а содинен с 51-входом триггера однои:.. :.ен ого ра ряда, прямой выход тригГер;::: ет= epTG "0 разряда соединен с вто. 3ь<,i, эходом В оро < с1 pvKT

HF - еп ер < ого разряда соединен с первым

Bxo,oì второй структуры И элемента 2И— 1ЛИ однои;<енного разряда, первым входом первого и первым входом второго зле< ентов И резеовного разряда, выход перво; о злеме" га И резервного разряда соединен со счетным входом триггера одноименного разряда, S2-вход которого соединен с выходом второго элемента И резервного разряда, прямой выходтриггера резервного разряда соединен с вторым --«xoäoì второй структуры И элемента

?И-ИЛ 1 четвертого разряда и со своим

R2-входом, выход элемента 2И вЂ” ИЛИ первого разряда является первым информацио ° ным выходом устройства, выход элемента 2И вЂ” ИЛИ второго разряда является вторым информационным выходом устройства. и соединен с первым входом второй структуры И второго элемента И—

ИЛИ третьего разряда, вторым входом первой структуры И элемента И-ИЛИ, первым входом второго элемента И четвертого разряда и вторым входом второго элемента И резервного разояда, выход элемента 2И вЂ” ИЛИ третьего разряда является третьим информационным выходом устройства и соединен с вторым входом второго элемента И четвертого разряда > третьим входом второго элемента И резервного разряда, выход элемента 2И-ИЛИ четвертого разряда является четвертым информационным выходом устройства, ин1674362

15 версный выход элемента 2И-ИЛИ четверто- та И-ИЛИ второго разряда, вторым входом

r0 разряда соединен с первым входом первой структуры И первого элемента Ивторой структуры И первого элемен- ИЛИ третьего разряда.

Составитель G. Скворцов

Техред M,Ìîðãåíòàë Корректор, М, Кучерявая

Редактор A. Ле>книна

Заказ 2934 Тираж 442 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101