Пересчетная схема в коде фибоначчи

 

Изобретение относится к импульсной технике и может быть использовано для пересчета импульсов в минимальном коде Фибоначчи при Р 1 с возможностью наращивания разрядности с любым четным числом. Цель изобретения - повышение надежности за счет упрощения, а также расширение области применения за Счет обеспечения пересчета с любым четным числом разрядов. Схема содержит два триггера 2 и 3, элементы И 5 и 6. ИЛИ 7, НЕ .11. Для достижения поставленной цели введены новые логические связи. 1 табл., 1 ил.

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sl)s Н 03 К 23/48

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕ Н ИЯМ И ОТКР Ь! ТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4833401/21 (22) 01.06.90 (46) 15.03.92. Бюл. ¹ 10 (71) Научно-производственное объединение

"Астро" (72) В,Ш.Арутюнян, С,Г.Арутюнян (53) 621.374.32 (088.8) (56) Авторское свидетельство СССР

N- 577382, кл. Н 03 К 23/00, 1976.

Авторское свидетельство СССР № 1322467, кл. Н 03 К 23/00, 1987. (54) ПЕРЕСЧЕТНАЯ СХЕМА В КОДЕ ФИБОНАЧЧИ

„,, Я „„1720156 Al (57) Изобретение относится к импульсной технике и может быть использовано для пересчета импульсов в минимальном коде Фибоначчи при P = 1 с возможностью наращивания разрядности с любым четным числом. Цель изобретения — повышение надежности за счет упрощения, а такжефасширение области применения за очет обеспечения пересчета с любым четным числом разрядов. Схема содержит два триггера 2 и 3, элементы И 5 и 6, ИЛИ 7, НЕ 11.

Для достижения поставленной цели введены новые логические связи. 1 табл„1 ил.

1720156

Изобретение относится к вычислительной технике и может быть использовано при пересчете импульсов в минимальном P = 1 коде Фибоначчи.

Известна пересчетная схема в коде Фибоначчи, содержащая в каждом разряде счетный триггер, элементы И и элемент

ИЛИ.

Недостатком этого устройства является невозможность модульной организации счетчика, Наиболее близким к предлагаемому является модуль пересчетной схемы в коде

Фибоначчи, содержащий первый и второй

К-триггеры, элемент И, элемент ИЛИ и элемент НЕ. Кроме того, он содержит третий триггер, второй элемент НЕ и обеспечивает пересчет при P = 1.

Недостатком устройства является сложность схемы и обусловленная с ней недостаточная надежность работы, а также узкая область применения, обусловленная невозможностью пересчета с любым четным числом разрядов.

Цель изобретения — повышение надежности эа счет упрощения схемы и сокращения логических связей между элементами, а также расширение области применения за счет обеспечения пересчета с любым чет««ым числом разрядов, Поставленная цель достигается тем, что пересчетная схема в коде Фибоначчи, содер>кащая выход сброса, первый и второй триггеры, входы сброса которых подключены к входу сброса пересчетной cxtMbl, счетный вход, первый и второй элементы И, первые входы которых и счетные входы первого и второго триггеров подключены к счетному входу пересчетной схемы, элемент

ИЛИ, входы которого соединены с выходами элементов И, выход переноса, подкл«оченный к выходу элемента ИЛИ, управляющий вход и управляющий выход, элемент НЕ, вход которого соединен с управляющим входом пересчетной схемы и с вторым I-входом второго триггера, прямой выход первого триггера соединен с первым

1-входом второго триггера и с вторым входом первого элемента И, а его инверсный выход — с управляющим выходом пересчетной схемы и с К-входом второго триггера, прямой выход второго триггера соединен с вторым входом второго элемента И, а его инверсный выход с l- и К-входами первого триггера. третий вход первого элемента И соединен с выходом элемента НЕ, На чертеже представлена функциональная схема предлагаемой пересчетной схемы.

Пересчетная схема в коде Фибоначчи содер>кит вход 1 сброса, первый 2 и второй

3 триггеры, счетный вход 4, первый 5 и второй б элементы И, элемент ИЛИ 7, выход 8

5 переноса, управляющий вход 9, управляющий выход 10 и элемент ХЕ 11. Вход 1 сброса соединен с входами сброса первого 2 и второго 3 триггеров, а счетный вход 9 — со счетными входами триггеров и с первыми

10 входами первого 5 и второго 6 элементов И, выходы которых соединены с входами элемента ИЛИ 7, Прямой выход первого триггера 2 соединен с вторым входом первого элемента И 5 и с первым 1-входом второго

15 триггера 3, а его инверсный выход — с К-входом второго триггера 3 и с управляющим выходом 10. Прямой выход второго триггера

3 соединен с вторым входом второго элемента И б, а его инверсный выход — с 1- и

К-входами первого триггера 1. Управляю20 щий вход 9 соединен с вторым 1-входом второго триггера 3 и с входом элемента НЕ 11, выход которого соединен с третьим входом первого элемента И 5, а выход элемента

ИЛИ 7 — с выходом переноса 8, 25 Пересчетная схема в минимальных Р =

1 кодах Фибоначчи функционирует следующим образом.

Для увеличения разрядности общей схемы ряд модулей пересчетной схемы объ30 единяются следующим образом, Выход 8 переноса каждого модуля подключается со счетным входом 4 последующего модуля, управляющий вход 9 данного модуля — с управляющим выходом 10 последующего

35 модуля, входы 1 сброса объединяются, а на управля«ощий вход 9 старшего разряда прикладывается единичный логический потенциал, В исходном состоянии триггеры моду40 лей находятся в нулевых состояниях. В таблице приведены коды, описывающие работу устройства, Первый триггер 2 первого модуля находится в режиме переключения, так как на

45 его I- и К-входах присутствует единичный логический потенциал с инверсного выхода второго триггера 3, который находится в режиме записи нуля, так как на его первом

1-входе присутствует нулевой логический

50 потенциал с прямого выхода первого триггера 2, а на К-входе — единичный потенциал с инверсного выхода первого триггера 2. По приходу первого тактового импульса на выходе пересчетной схемы, содержащей, на55:IpMMep, два модуля, устанавливается код

1000.

Перед поступлением второго тактового имп«ульсз триггер 2 первого модуля находится в режиме хранения, так как íà его I- u

1720156

К-входах присутствует нулевой логический потенциал. Триггер 3 первого модуля находится в режиме записи единицы, так как на его I-входах присутствуют единичные логические потенциалы с выхода триггера 2 и с управляющего входа 9, Второй тактовый 5 импульс устанавливает на выходе общей схемы код 0100, При поступлении третьего тактового импульса триггер 2 находится в режиме хранения, а триггер 3 — в режиме записи нуля, 10

На втором входе второго элемента И 6 присутствует логический единичный потенциал с выхода второго триггера 3, Первый триггер 2 второго модуля находится в режиме переключения, а второй триггер 3 второго,15 модуля — в режиме записи нуля, третий тактовый импульс проходит через элементы И

6, ИЛИ 7 и выход переноса 8 первого модуля поступает на счетный вход 4 второго модуля и на выходе общей схемы устанавливается 20 код 0010, Перед поступлением четвертого тактового импульса триггеры 2 и 3 первого модуля находятся в режимах соответственно переключения и записи нуля, Четвертый 25 тактовый импульс устанавливает на выходе общей схемы код 1010. На втором и третьем входах первого элемента И 5 первого модуля присутствуют единичные логические потенциалы соответственно с выхода первого 30 риггера 2 и с выхода элемента НЕ 11, -ак как на управляющем выходе 10 второго модуля присутствует нулевой логический потенциал, который поступает на управляющий вход 9 первого модуля. 35

Перед поступлением пятого тактового импульса первые триггеры 2 первого и второго модулей находятся в режиме переключения. а вторые триггеры 3 первого и второго модулей находятся соответственно 40 в режимах хранения и записи единицы. Пятый тактовый импульс проходит через элементы И 5, ИЛИ 7 и выход переноса 8 первого модуля устанавливает на выходе .общей схемы код 0001. 45

В дальнейшем функционирование модулей пересчетной схемы аналогично описанному и режим функционирования данного модуля определяется состоянием первого триггера 2 последующего модуля.

Таким образом, построение счетчиков в минимальном Р = 1 коде Фибоначчи модулями с предлагаемой схемой позволяет обеспечивать пересчет импульсов с любым четным числом разрядов, что приводит к расширению области применения пересчетной схемы.

Формула изобретения

Пересчетная схема в коде Фибоначчи, содержащая вход сброса, первый и второй триггеры, входы сброса которых подключены к входу сброса пересчетной схемы, счетный вход, первый и второй элементы И, первые входы которых и счетные входы первого и второго триггеров подключены к счетному входу пересчетной схемы, элемент

ИЛИ, входы которых соединены с выходами элементов И, выход переноса. подключенный к выходу элемента ИЛИ, управляющий вход и управляющий выход, элемент НЕ, вход которого соединен с управляющим входом пересчетной схемы и с вторым I-входом второго триггера, прямой выход первого триггера соединен с первым I-входом второго триггера и с вторым входом первого элемента И. а его инверсный выход — с управляющим выходом пересчетной схемы и с

К-входом второго триггера, прямой выход второго триггера соединен с вторым входом второго элемента И, à его инверсный выход с I- и К-входами первого триггера, о т л и ч аю щ а я с я тем, что, с целью повышения надежности за счет упрощения схемы и сокращения логических связей между элементами, а также расширения области применения путем обеспечения пересчета с любым четным числом разрядов, третий вход первого, элемента И соединен с выходом элемента НЕ, 172015б

Составитель В.Арутюнян

Редактор l0,Середа Техред M,Moðãåíòàë Корректор О, Кундрик

Закай 777 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101