Устройство для приема и передачи данных
Изобретение относится к радиотехнике. Цель изобретения - увеличение пропускной способности. Устройство содержит тактовый генератор 1. усилитель2.фильтр 3 нижних частот, формирователь 4 прямоугольных импульсов , счетчики 5, 9 и 26, дешифраторы 6, 10 и 27, формирователи 7 и 24 коротких импульсов , блоки 8, 13, 14 и 19 задержки, триггеры 11 и 12, регистры 15 и 21, буферный регистр 16, блок 17 потребителя информации , RS-триггер 18, источник 20 информации , делитель 22 частоты, мультиплексор 23, элемент И 25, Д-триггер 28 и элемент ИЛИ 29. За счет RS-триггера 18 импульс синхронизации в устройстве формируется лишь в том случае, когда очередные данные из источника 20 не успевают поступать в регистр 21 за время формирования паузы первого импульса серии Т1. Прерывание формирователя импульса синхронизации возможно лишь первым импульсом серии Т1, что обеспечивает правильность формирования информационного импульса. Отсутствие импульса синхронизации между полями обеспечивает увеличение пропускной способности устройства . 1 ил, fe Ov 00 со со 00
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
ГОСУДАРСТВЕННЫЙ КОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ ПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4671652/09 (22) 30.03.89 (46) 30.10.91.Бюль 40 (71) Коми научный центр Уральского отделения АН СССР (72) А.И.Сурнин (53) 681,325.5(088.8) (56) Авторское свидетельство СССР hb 1608817 кл. Н 04 L 25/40, 1989. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА И ПЕРЕДАЧИ ДАННЫХ (57) Изобретение относится к радиотехнике. Цель изобретения — увеличение пропускной способности. Устройство содержит тактовый генератор 1, усилитель 2,фильтр 3 нижних частот, формирователь 4 прямоугольных импульсов, счетчики 5, 9 и 26, дешифраторы 6, 10 и 27, формирователи 7 и 24 коротких им„, SU „„1688438 А1 пульсов, блоки 8, 13, 14 и 19 задержки, триггеры 11 и 12, регистры 15 и 21, буферный регистр 16, блок 17 потребителя информации, RS-триггер 18, источник 20 информации, делитель 22 частоты, мультиплексор 23, элемент И 25, Д-триггер 28 и элемент ИЛИ 29. За счет RS-триггера 18 импульс синхронизации в устройстве формируется лишь в том случае, когда очередные данные из источника 20 не успевают поступать в регистр 21 за время формирования паузы первого импульса серии Т1. Прерывание формирователя импульса синхронизации возможно лишь первым импульсом серии Т1, что обеспечивает правильность формирования информационного импульса, Отсутствие импульса синхронизации между полями обеспечивает увеличение пропускной способности устройства. 1 ил, 16884;Ж Изобретение относится к радиотехнике и может использоваться для последовательной передачи цифровых да«нь<х в дуплексном режиме. Цель изобретения — увеличение пропускной способности, На чертеже изображена структурная электрическая схема предлагаемого устройства, Устройство содержит тактовый генератор 1, усилитель 2, фильтр 3 нижних частот. формирователь 4 прямоугольных импульсов, первый счетчик 5, первый дешифратор 6, первый формирователь 7 коротких импульсов, первый блок 8 задержи. второи счетчик 9, второи дешифратор 10,первый 11 и второй 12 триггеры, второй 13 и третий 14 блоки задержки, первый регистр 15 сдвига, буферный регистр 16, блок 17 потребителя информации, RS-триггер 18, четвертый блок 19 задержки, источник 20 информации, второи регистр 21 сдвига, делитель 22 частоты, мультиплексор 23, второй .формирователь 24 коротких импульсов, элемент И 25, третий счетчик 26, третий дешифратор 27, 0триггер 28, элемент ИЛИ 29. Устройство работает следующим образом. Делитель 22 делит входную частоту от тактового генератора 1 и формирует на своих трех выходах три серии импульг < Т1, Т2, ТЗ различной длительности, поступающие на входы мультиплексора 23. Выбор серии импульсов и их длительность на выходе мультиплексора 23 зависит от значения сигнала на его управляющих входах. С помощью формирователя 24 (дифферен цирующей цепочки) по заднему фронту каждг<го импульса происходит сброс HS-триггера 18 и счетчиков делителя 22 для получения импульсов со скважностью 1/2. Данные от источника 20 заносят параллельным кодом в регистр 21 сдвига. Строб сопровождения данных устанавливает в ноль счетчик 26. Передним фронтом очередного импульса серии Т1 с первого выхода делителя 22 частоты тоиггер 18 устанавливается в "1" О <ередным передним фронтом импульса с выхода RS-триггера 18, который задержан на время паузы импульсов серии Т1 относительно конца цикла формирования последнего импульса на выходе мультиплексора 23, D-триггер 28 устанавливается в состояние. разрешающее через элемент И 25 выполнение сдвига в регистре 21 и счет числа переданных бит счетчиком 26. Кроме того, на управляющем входе мультиплексора 23 устанавливается значение сигнала, обеспечивающее формирование импульсов длительностью Т1 и Т2 в зависимости оТ значения сигнала на выхо5 55 де регистра 21. После того, как будут переданы все биты данных, в счетчике 26 установится код, равный числу передаваемых бит, и на выходе дешифратора 27 появится сигнал готовности к передаче очередного поля данных, поступающих к источнику 20. Этим сигналом D-триггер 28 устанавливается в состояние, обеспечивающее формирование мультиплексора 23 импульсов синхронизации длительностью Т3. Благодаря RS-триггеру 18 импульс синхронизации в устройстве формируется лишь в том случае, когда очередные данные из источника 20 информации не успели поступить в регистр 21 сдвига за время формирования паузы первого импульса серии Т1. Прерывание формирования импульса синхронизации возможно лишь первым импульсом серии T 1, что обеспечивает правильность формирования информационного импульса. Отсутствие импульса синхронизации между полями увеличивает пропускную способность устройства. При этом синхронизация счетчиков передатчика и приемника происходит лишь при отсутствии информации, а изменение их кодов происходит синхронно на каждом бите по заднему фронту импульса. С линии связи входной аналоговый сигнал поступает через фильтр 3, необходимый для защиты от высокочастотных помех, на формирователь 4. Определение длительности принятых импульсов выполняется счетчиком 9 и дешифратором 10. При поступлении импульса в зависимости от его длительности на первом и втором выходах дешифратора 10, соответствующих 0,75Т2 и 0.75Т3 при Т1 T2:Тз=1;2;4 появляются импульсы, устанавливающие триггеры 11 и 12 в "1" состояние. Сброс триггера 11 и 12 происходит в моменты времени, когда наступает пауза между импульсами. Задним фронтом импульсов происходит последовательное занесение значения принятых бит в регистр 15. После того, как код в счетчике числа принятых бит будет равен числу бит в принимаемом поле информации. сигнал на выходе дешифратора 6 изменит свое значение, что приведет к формированию корОткого прямоугольного импульса строба сопровождения данных формирователем 7 короткого импульса и к сбросу в "О" через элемент ИЛИ 29 счетчика 5. Импульс, задержанный блоком 8, поступает на управляющий вход буферного регистра 16 и производит занесение данных параллельным кодов из регистра 15 сдвига в буферный регистр 1б. Задержка на блоке 8 необходима для завершения операций сдвига в регистре 15, одновременно строб с блока 8 1688438 СоставительН.Лазарева Техред М.Моргентал Редактор Э.Слиган Корректор С.Черни Заказ 3719 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб„4/5 Производственно-издательский комбинат Патент", г. Ужгород. ул.Гагарина, 101 поступает к блоку 17, сообщая ему о том. что в буферный регистр 16 занесены новые данные. Далее прием повторяется до поступления импульса синхронизации от корреспон- 5 дента с линии связи. По этому импульсу происходит установка в ноль счетчика 5 и синхронизации счетчиков бит приемника и передатчика. Формула изобретения 10 Устройство дли приема и передачи данных, содержащее элемент ИЛИ. последовательно соединенные усилитс „фильтр нижних частот, формирователь прямоугольных импульсов, первый счетчик. первый де- 15 шифратор, первый формирователь коротких импульсов, первый блок задержки и блок потребителя информации, последовательно соединенные тактовый генератор, второй счетчик, второй дешифратор, пер- 20 вый триггер, второй блок задержки, первый регистр сдвига и буферный регистр. второй вход и выход которого соединены соответственно с выходом первого блока задержки и вторым входом блока потребителя инфор- 25 мации, второй выход второго дешифратора через второй триггер соединен с входом третьего блока задержки, первый, второй выходы источника информации соединены соответственно с первым, вторым входами 30 второго регистра сдвига, первый, второй выходы делителя частоты соединены соответственно с первым, вторым входами мультиплексора, третий и четвертый входы 35 которого соединены (; третьим выходом делителя частоты, второй выход источника информации соединен с первым входом третьего счетчика, выход которого через последовательно соединенные третий дешифратор, 0-триггер и четвертый блок задержки соединен с пятым входом мультиплексора, шестой вход которого соединен с выходом второго регистра сдвига. выход мультиплексора является выходом устройства и соединен с первым входом элемента И и через второй формирователь коротких импульсов с первым входом делителя частоты и первым входом RS-триггера. выход четвертого блока задержки через элемент И соединен с третьим входом второго регистра сдвига и вторым входом третьего счетчика. выход третьего дешифратора соединен с входом источника информации, выход тактового генератора соединен с вторым входомделителя частоты, выход формирователя прямоугольных импульсов соединен с вторыми входами второго счетчика, первого, второго триггеров и первого регистра сдвига. выход RS-триггера соединен с вторым входом D-триггера, о тл и ч а ю ще е с я тем, что, с целью увеличения пропускной способности, выход элемента ИЛИ соединен с установочным входом первого счетчика, выход первого дешифратора соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом третьего блока задержки, первый выход делителя частоты соединен с вторым входом RS-триггера.
