Устройство для управления диодными дешифраторами адреса

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в полупроводниковых запоминающих устройствах. Цель изобретения - повышение надежности работы диодных дешифраторов адреса. Устройство содержит п групп (разрядов) 1 (п 1. 2,...), транзи сторы 2 и 3, диоды 4 и 5, резисторы 6 и 7, диод 8, резистор 9, шину 10 питания нулевую шину 11, диоды 12 и 13, источники 14 и 19 тока, конденсаторы 15 и 16, транзисторы 17 и 18, инверсные 20 и прямые 21 выходы, элементы НЕ 22, адресные входы 23. В устройстве исключаются броски потенциалов на невыбранных выходах дешифратора адреса по фронту импульса изменения кода адреса. 1 ил. 1- ел с VJ о ел 00 о ю

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 11 С 8/00

ГОСУДАРСТВЕНЧЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4709810/24 (22) 26.06,89 (46) 15,01.92, Бюл. ¹ 2 (71) Научно-исследовательский институт многопроцессорных вычислительных систем при Таганрогском радиотехническом институте им. В. Д. Калмыкова (72) П. А. Землянухин (53) 681.327(088.8) (56) Валиев К. А., Орликовский А. А. Полупроводниковые интегральные схемы памяти на биполярных транзисторных структурах.—

Советское радио. М, 1979, с. 222, рис. 7,15.

Патент PCT

Q WQ85/02306, кл. H 03 К 19/086, 19/013, 1985. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ДИОДНЫМИ ДЕШИФРАТОРАМИ АДРЕСА. Ж „„1705869 А1 (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в полупроводниковых запоминающих устройствах. Цель изобретения— повышение надежности работы диодных дешифраторов адреса. Устройство содержит и групп (разрядов) 1 (n = 1, 2...,), транзи сторы 2 и 3, диоды 4 и 5, резисторы 6 и 7, диод 8, резистор 9, шину 10 питания, нулевую шину 11, диоды 12 и 13, источники 14 и

19 тока. конденсаторы 15 и 16, транзисторы

17 и 18, инверсные 20 и прямые 21 выходы. элементы НЕ 22, адресные входы 23. В устройстве исключаются броски потенциалов на невыбранных выходах дешифратора адреса по фронту импульса изменения кода адреса. 1 ил.

1705869

20

Изобретение относится к автоматике и вычислительной технике и может быть использовано в полупроводниковых запоминающих устройствах.

Цель изобретения — повышение надежности в работе диодных дешифраторов адреса.

На чертеже приведена схема устройства управления диодными дешифраторами адреса.

Устройство управления диодными дешифраторами адреса содержит и групп (разрядов) 1 (n =- 1, 2„..), первый 2 и второй

3 транзисторы связи, первый 4 и второй 5 диоды, резисторы 6 и 7. пятый диод 8, резистор 9, шину 10 питания, нулеву1о шину 11, третий 12 и четвертый 13 диоды, источник

14 тока второго типа, конденсаторы 15 и 16, первый 17 и второй 18 переключающие транзисторы, источник 19 тока первого типа, инверсные 20 и прямые 21 выходы, элемент НЕ 22, адресные входы 23.

Устройство для управления диодными дешифраторами адреса работает следующим образом.

В исходном состоянии ток источника 14 тока второго типа замыкается через диоды

4 115 в базы транзисторов 2 и 3 и резисторы

6 и 7, что обеспечивает появление рабочего тока в цепях коллекторов транзисторов 2 и

3, необходимого у .1я формирования требуемых выходных потенциалов диодного дешифратора адреса. При изменении кода адреса по одному из разрядов адресного слова по входу 23 одного из элементов НЕ

2 происходит быстрое изменение потенциалое на выходах элемента НЕ 22 и соо-ветственно Hr эмитт рах транзистора 17 и 18, Считаем. что на эмиттерах транзисторов 17 происходит быстрое повышение потенци;.— ла, а на эмиттеоах транзисторов 18 — понижение, где разряд паразитных емкостей и рабочего кондснса-ора 15 осуществляется током источника 19 тока первого 1ипа. Повышение потенциала в цепи эмиттеров транзистора 17 приводит к -,îêó, что, вопервых, . овышается потенциал на инверсном выходе устройства 20, во-вторых, появляется емкостной ток раб чего конденсатора 15:

- 1с = С б Uc где С вЂ” величина емкости рабочего конденсатора; Jc -- напряжение, прикладываемое к конденсатору.

Этот ток, проходя через диод 12, перезаряжая пэразитные емкости узла соедине. ния анодов диодов 4 и 5 и катодов диодов

12 и 13, замыкается в аноды диодов 4 и 5 с дальнейшим разветвлением в базы транзисторов 2 и 3 и резисторы 6 и 7. Базовый ток усиливается в Р-раз, где  — коэффициент усиления базового тока транзистора, включенного по схеме с общим эмиттером. Это обеспечивает протекание в цепях коллекторов 2 и 3 дополнительного тока, который, суммируясь с рабочим током устройства, обеспечивает быстрый перезаряд паразитных емкостей, подведенных к выходу устройства 21, и кроме этого обеспечивает компенсацию постоянного (рабочего) тока, который отводится от дешифратора адреса по фронту импульса изменения кода адреса.

Величину дополнительного тока транзисторов при решении дифференциального уравнения относительно изменения потенциала на базе транзистора можно представить в виде

Ñ1 0о R Вб г1б+н С1+С2) RgR х

Re R

Х(Е -е

r тт) + izingÿ пб где С1 — величина емкости рабочего конденсатора;

С2 — величина суммарной паразитной е .кости, приведенной к базам одноэмиттерных транзисторов;

Uo — амплитуда управляющего импулса;

R — величина сопротивления резистора;

Вб — величина сопротивления базы транзистора; г — постоянная времени источника сигнала (определяет скорость изменения потенциала на выходах адресных инверторов);

t — время.

Как видно иэ вышеприведенного соотношения, подбирая величины рабочего конденсатора, резистора постоянной времени и точника сигнала при определенных электрофизических параметрах транзисторов и межсоединений можно получить требуемый ток для достижения поставленной цели.

Формула изобретения

Устройство для управления диодными дешифраторами адреса, содержащее первый и второй трэнзистооьi связи, первый и второй конденсаторы, и:овый и второй резисторы, элемент НЕ, первые выводы первого и второго резисторов соединены соответственно с базами первого и второго транзисторов связи, эмиттеры которых объединены и соединены с шиной нулевого потенциала, вторые выводы первого и второго резисторов объединены, о т л и ч а ю щ е е1705869

Составитель Ю. Сычев

Техред М.Моргентал Корректор С. Шевкун

Редактор Э, Слиган

Заказ 35b Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 с. тем, что, с целью повышения надежности устройства, в него введены первый и второй переключающие транзисторы, первый и второй источники тока первого типа, источник тока второго типа, пять диодов, третий 5 резистор, катоды первого и второго диодов соединены соответственно с базами первого и втор го транзисторов связи и первыми выводами первого и второго резисторов, аноды первого и второго диодов объединв- 10 ны и соединены с катодами третьего и четвертого диодов и с первым выводом источника тока второго типа, второй вывод которого соединен с шиной питания. вторые выводы первого и второго резисторов сое- 15 динены с анодом пятого диода и первым выводом третьего резистора, второй вывод соединен с шиной пиания, катод пятого диода соединен с шиной нулевога потенциала, аноды третьего и четвертого диодов — 20 соответственно с первыми выводами первого и второго конденсаторов, вторые выводы которых соединены с первыми эмиттерами первого и второго переключающих транзисторов и первыми выводами первого и второго источников тока первого типа, вторые выводы которых соединены с шиной нулевого потенциала, вторые эмиттеры первого и второго переключающих транзисторов соединены с коллекторами второго и первого транзисторов связи соответственно и являются инверсным и прямым выходами устройства, базы первого и второго переключающих транзисторов соединены соответственно с инверсным и прямым выходами элемента НЕ, коллекторы первого и второго переключающих транзисторов объединены и соединены с шиной питания, вход элемента НЕ является адресным входом устройства.