Преобразователь кодов

Авторы патента:

H03M7/04 - в двоичной системе счисления

Изобретение относится в области автоматики и вь1числительной техники и может быть использовано при построении преобразователей кодов и устройств сопряжения. Цель изобретения - повышение точности преобразования. Указанная цель достигается тем, что в устройство, содержащее входной 1 и выходной 3 регистры, суммирующий блок 2, входы и выходы 7 и 8, введены одновибратор 4, элемент задержки 5 и злемент ИЛИ 6. управляющий выход 9. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (l9) (1l) (я)з Н 03 М 7/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛБСТВУ (21) 4461155/24 (22) 30.05.88 (46) 30.01.92. Бюл. ЬЬ 4 (71) Харьковский институт инженеров железнодорожного транспорта им. С.M.Кирова (72) И,Г.Филиппенко и С.В.Понеделко (53) 625.325.53(088.8): (56) Авторское свидетельство СССР

t4 450160, кл. Н 03 М 7/04, 1972. (54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении преобразователей кодов и устройств сопряжения.

Целью предлагаемого изобретения. являетея повышение точности преобразования параллельного асинхронно поступающего импульсного кода.

На фиг.1 представлена функциональная схема преобразователя кодов; на фиг.2 вЂ” временная диаграмма работы устройства.

Преобразователь кодов включает в себя. входной регистр 1, суммирующий блок 2, . выходной .регистр 3, одновибратор 4, ate- . мент задержки 5, элемент ИЛИ 6, входы 7 u: выходы 8, управляющий выход 9, На временной диаграмме (фиг.2) пока- . зано: входы 7 (I, I + 1, I+2, I+3) входного регистра 1, один из возбужденных выходов

М входного регистра 1. выход одновибратора

4, один из возбужденных выходов выходного регистра 3.

Как видно из временной диаграммы, регистр 1 срабатывает по переднему фронту (57) Изобретение относится в области автоматики и вычислительной техники и может быть использовано при построении преобразователей кодов и устройств сопряжения.

Цель изобретения вЂ” повышение точности преобразования. Указанная цель достигается тем, что в устройство, содержащее входной 1 и выходной 3 регистры, суммирующий блок 2, входы и выходы 7 и 8, введены одновибратор 4, элемент задержки 5 и элемент ИЛИ 6, управляющий выход 9. 2 ил.

I импульса записи, а выходной регистр 3 срабатывает по заднему фронту импульса записи. Такая организация записи обеспечивает фиксирование информации в выходном регистре 3 в момент, когда переходные процессы в суммирующем блоке закончатся.

Для устранения влияния рассинхронизации необходима настройка линии задерж-. О ки, при этом необходимо соблюдать сле- Q дующие соотношения: Tn > Tpc u tpc <

~~Преобразователь кодов работает следующим образом.~~

Преобразователь находится в исходном состоянии- (например, после включения питания), при этом выходной регистр 3 обнулен, входной регистр 1. фиксирует информацию только на момент действия импульса записи, а в остальное время действует как повторитель. Если на входы преобразователя поступила пачка ймпуль1709536 сов, то по активному фронту импульса, пришедшего первым, через время t> запускается одновибратор 4. По переднему фронту импульса записи в регистре 1 фиксируются возбужденные на этот момент входы 7. За . 5 время действия импульса записи переходные процессы в суммирующем блоке 2 заканчиваются и по заднему фронту импульса записи преобразованный код записывается в выходной регистр 3. 10

Импульс записи одновременно присутствует на выходе 9, являясь сигналом готовности результата преобразования.

Одновибратор 4 вырабатывает импульс за- писи как по переднему, так и по заднему 15 фронту входных импульсов, тем самым обеспечивается самообнуление преобразователя по заднему фронту последнего импульса в преобразуемой пачке импульсов.

Формула изобретения

Преобразователь кодов, содержащий входной регистр, выходы которого соединены со входами суммирующего блока, выходы которого соединены со входами выходного. регистра, выходы которого являются выходами преобразователя, о т л и ч аю шийся тем, что, с целью повышения точности преобразования, в него введены последовательно соединенные элемент

ИЛИ, элемент задержки и одновибратор, входной регистр является регистром-защелкой, выходной регистр является синхронным регистром, входы элемента ИЛИ подключены соответственно к выходам входного регистра, выход одновибратора подключен ко входам разрешения записи входного и выходного регистров и является управляющим выходом преобразователя.

1709536

Составитель О.,Неплохов

Техред М.Моргентал Корректор С. Черни

Редактор Т. Орловская

Производственно-издательский комбинат "Патент", г; Ужгород, ул.Гагарина, 101

Заказ 437 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж 35, Раушская наб.;4/5

Похожие патенты:

Преобразователь двоичного кода в позиционно-знаковый код // 1656686
Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении операционных устройств для преобразования двоичного кода в позиционно-знаковый код

Устройство для определения количества единиц в двоичном числе // 1547072
Изобретение относится к вычислительной технике и может быть использовано для контроля цифровой информации

Преобразователь кодов // 1547071
Изобретение относится к вычислительной технике и автоматике и может быть использовано в системах дискретной обработки и передачи информации в качестве устройства кодирования - декодирования информации, использующего равновесные коды

Преобразователь двоичного кода в позиционно-знаковый код // 1438005
Изобретение относится к области вычислительной техники и может быть использовано при построении арифметических устройств для перевода двоичного кода в позиционно-знаковый, в котором каждая группа единичных разрядов двоичного кода представляется разностью двух окаймляющих единиц

Преобразователь кодов // 1361722
Изобретение относится к вычислительной технике

Шифратор позиционного кода // 1349007

Устройство для определения количества единиц в двоичном числе // 1322480

Устройство для преобразования телеграфного кода в видеокод // 1314461
Изобретение относится к электросвязи

Устройство для декодирования двоичных кодов хэмминга // 1307593
Изобретение относится к автоматике и вычислительной технике

Устройство для определения количества единиц в двоичном числе // 1261121

Кодирующий времяимпульсный преобразователь // 2141721
Изобретение относится к автоматике и вычислительной технике и может быть использовано для обработки сигналов, представленных в кодовой и широтно-импульсной формах

Времяимпульсный квадратичный преобразователь // 2149449
Изобретение относится к аналоговым вычислительным устройствам и может быть использовано для возведения значения сигнала в степень

Устройство для декодирования двоичных кодов хемминга // 2161369
Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре передачи данных по каналу с помехами

Способ формирования преобразованных аргументов аналоговых сигналов (0j)i и (0j+1)i сквозного параллельного переноса f( ) для преобразования позиционно-знаковых аргументов аналоговых сигналов ±[nj]f(+/-) в условной "i" зоне минимизации и функциональная структура для его реализации (варианты) // 2420868
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Способ формирования сквозного последовательного переноса в процедуре логического дифференцирования d/dn позиционных аргументов [mj]f(2n) с учетом их знака для формирования позиционно-знаковой структуры ±[mj]f(+/-)min с минимизированным числом активных в ней аргументов (варианты) // 2420869
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания

Способ активизации аргумента (0j+1 )i аналогового сигнала условно «j+1» разряда и аргумента (0j )i аналогового сигнала условно «j» разряда сквозного последовательного переноса f1,2( )±0 для преобразования структуры позиционно-знаковых аргументов ±[nj]f(+/-) аналоговых сигналов в условной «i» «зоне минимизации» в минимизированную позиционно-знаковую структуру ±[nj]f(+/-)min аналоговых сигналов и функциональная структура для его реализации (варианты русской логики) // 2425441
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Функциональная структура процедуры логического дифференцирования d/dn позиционных аргументов [mj]f(2n) с учетом их знака m(±) для формирования позиционно-знаковой структуры ±[mj]f(+/-)min с минимизированным числом активных в ней аргументов (варианты) // 2428738
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств в позиционно-знаковых кодах

Функциональная структура процедуры преобразования позиционных условно отрицательных аргументов «-»[ni]f(2n) в структуру аргументов "дополнительный код" позиционно-знакового формата с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2429564
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических процедур суммирования позиционных аргументов [ni]f(2n) и [mi]f(2n )

Функциональная структура логико-динамического процесса преобразования позиционных условно отрицательных аргументов «-»[ni]f(2n) в структуру аргументов "дополнительный код" позиционно-знакового формата с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2429565
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических процедур суммирования позиционных аргументов «-»[ni]f(2 ) и «+»[mi]f(2 ) с разными знаками

Функциональная структура преобразователя позиционно-знаковых структур аргументов аналоговых сигналов «±»[ni]f(-1\+1,0, +1) "дополнительный код" в позиционную структуру условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) // 2443052
Изобретение относится к вычислительной технике и может быть использовано в системах контроля и управления в совокупности с арифметическими устройствами, которые реализуют различные арифметические процедуры над аргументами, имеющие позиционно-знаковую структуру аргументов аналоговых сигналов «±»[n i]f(-1\+1,0, +1) «дополнительный код», которая должна быть преобразована посредством функциональной структуры ЦАП в аналоговый сигнал управления «±»Ukf([mi ])