Устройство для кодирования линейных полиномиальных кодов

 

Изобретение относится к вычислительной технике. Его использование в системах обработки и передачи информации позволяет упростить устройство, которое содержит регистры 1 памяти, блоки 2 сумматоров по модулю q, блоки 3 умножения и блок коммутаторов. Благодаря новым соединениям первого и последнего блоков 3 умножения количество блоков 2 по сравнению с прототипом уменьшилось на один. 1 ил.

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕаЪБЛИК..SU„„1711338

А1 (Я)5 Н 03 " 13/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОЬВГ СВИДЕТЕЛЬСТВУ данных-символов. Как правило q на практике используются коды, выходные слова которых полностью содержат все информационные символы и заданное кодом количество проверочных символов, формируемых по кодовому правилу иэ информационных. Кодирование по таким кодам сводится к гене-. . рации проверочных символов и присоединении их к информационным. При кодировании по полиномиальному коду проверочные символы должны быть сгенерированы так, чтобы многочлен кодового слова V(x) делился на многочлен С(х), т.е.

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРМТИЯМ

ПРИ П4НТ СССР (2 1) 4.7303 50/24 (22) 15.08.89 (46) 07.„02;92 Бюл. Н 5 (71) Вильнюсское конструкторское бюро магнитной записи (72) R.T.Ëàíóê (53) 621 .394 . 14 (088 .8) (56) Техника средств связи. Серия:

Техника проводной связи, 1987, вып.. 1, с. 119-126.

Авторское свидетельство СССР

У 4608806, кл. Н 03 И 13/02, 1988. (4) Устгойство Для коДигоВАния

ЛИНЕЙНЫХ ПОЛИНОМИАЛЬНЫХ КОДОВ

Изобретение относится к вычислительной технике и может исполь;зоваться в системах обработки и перелачи информации.

Цель изобретения — упрощение устройства. функциональная схема устройства приведена на чертеже.

Устройство содержит регистры 1 памяти, блоки 2 сумматоров по модулю блоки 3 умножения и блок 4 комму таторов. На чертеже обозначены первые 5 и вторые 6 информационные входы, управляющие входы 7 и выходы

8 устройства.

Устройство работает следующим образом.

Задача кодирования заключается в том, чтобы по заданной порции входных информационных символов по эа« данному закону, называемому кодом, построить большую (на заданное количество символов) порцию выходных

2 (57) Изобретение. относится к вычислительной технике. его использование в системах обработки и передачи информации позволяет упростить устройство, которое содержит регист- ры 1 памяти, блоки 2 сумматоров по модулю q, блоки 3 умножения и блок

4 коммутаторов. Блаrодаря новым соединениям первого и последнего блоков 3 умножения количество блоков 2 по сравнению с прототипом уменьшилось на орин. 1 ил.

n- (И +Ч х +...+ Мп, х )лосК (х) =О, о где n — количество символов в кодовом слове (n< t), — 1 — максимальная длина кпв1 да

Va, W р ° ° ° tvn-r символы кодовоГО

1711338

4 слова (все), m — - число разрядов символа кодового слова, q — число различных значений

5 одного разряда символа . (как правило, используют дво-. ичные коды, q =2, m= 4,8, п 32), qe - число различных значений од- 1О я„ного символа, (п-р) — число различных кодовых слов, р - число проверочных символов в коде. !5

Для огисания работы устройства целесообразно ввести многочлены еА(х) = Мо +Ът,х +...+ МЕ» х .-е.рС(х) = Ъ7Е+ + УЕ+ + ° х +...+Wy< х

2О где ЯЕ, у <,...,V + < — проверочные символы кодового слова

ЫЕ+р >W Е+ + ( — информационные символы, старшее полуслово, Wa W<

° е ° у Wе(— информационные Зо символы, младшее полуслово, которые назовем многочленами соответственно младшего и старшего информационного полуслова, и многочлен 35

К(х) = (х" пюйС(х)) ° х.

<-е-4 .

Вначале регистры 1 обнуляются.:

Это можно произвести двумя способами: подав активный уровень на объединенные управляющие входы сброса всех ре« гистров 1 памяти или записав во все регистры 1 нули через информационные входы. Коммутаторы блока 4, служащие для отключения обратной связи, зам- 45 кнуты. На входы 5 и 6 по одному параллельно, начиная с коэффициентов . при наивысшей степени и кончая свободными членами, подаются коэффициенты многочленов старшего и младшего информационных полуслов соответственно. За один рабочий такт на входы 5 и

6 подается по одному коэффициенту соответствующего многочлена. На входы 5 подается многочлен C(x), а на 55 входы 6 - многочлен А(х). Символы на входах 5 и 6 подаются параллельными парами. Для определения проверочных символов устройству необходимо совершить U = max(1, и-1-р) рабочих тактов. На первом такте на входы

5 и 6 подается по коэффициенту от многочленов А(х) и С(х) при степени U-1 соответственно. Последней в устройство поступает пара символов

W6 .- каждый на свои входы.

Опишем один такт работы устройст- ва. На входы 5 поступает символ С;, на входы 6 - символ А, . Блоки

3.(р+1) - 3.(2р) умножения осуществляют умножение А, на коэффициенты многочлена К(х), и на третьих вхо.дах блоков 2.2 - 2.р сумматоров Фор-. мируются соответствующие произведения. На третьих входах блока 2.р сумматоров появляется символ произведения, равный А, ° Кр. Этот символ складывается по модулю q с символом С,, поступающим на входы 5, и с содержимым последнего -регистра

1.р памяти. (Это сложение производит блок 2.р сумматоров.). Сумма с выхода блока 2.р поступает через открытые коммутаторы блока 4 на входы блоков 3.1-3.р умножения. Блоки 3.1 - 3.р формируют произведение этой суммы на коэффициенты -g<, -g,...,-g p образующего многочлена кода со знаком "-". Соответствующие произведения поступают на в орые входы блоков 2.1 - 2.(р-1) сумматоров (кроме произведения на формируемого блоком 3.1 умножейия, которое поступает на вход регистра 1.1). На первые входы каждого блока 2.1 - 2.(р-1) сумматоров поступает символ, находящийся в предыдущем регистре 1 памяти. Три символа, сформировавшиеся на трех различных входах каждого из блоков

2.1 - 2. (р-1), складываются в нем по модулю.q и сумма подается на входы следующего за ним регистра 1 памяти.

Затем на управляющие входы 7 подается сигнал разрешения записи во все регистры 1 памяти, и символы, находившиеся на входах регистров 1,11.р, .записываются в них. На этом очередной такт работы устройства кодирования завершается.

После U тактов работы в регистрах 1 находятся проверочные символы. КоммутатЬры блока 4 размыкаются.

Символы, находящиеся в регистрах

1.1 " 1.р, по одному считываются на выходы 8. На этом кодирование

1711338 6 одного кодового слова закончено.

1, Коммутаторы блока 4 замыкаются и .процесс кодирования следующего кодового слова повторяется.

В случае кода недвоичной разряд -::эсти (q > 2) устройство выдает проверочные символы с противоположным знаком. Для недвоичного кода можно постаBHTь на выходе устройства ННеер- 1р тор в поле GF(q).

Анализ работы устройства показывает, что оно описывается соотношением

Устройство для кодирования линейных полиномиальных кодов, сорержащее первый - р-й регистры памяти (р - число проверочных символов выходного кода, заданного в поле GF(q ), rye q — значность одного разряда символа выходного кода, m — - число разрядов символа выходного кода), управляющие входы которых соответственно объединены и являются управляющими входами устройства, причем выходы первого - (р-1)-го регистров памяти .соединены с первыми входами одноименных блоков сумматоров по модулю q, выходы которых подключены к информационным входам соответственно второго - р-го регистров памяти, выходы р-го регистра памяти соединены с первыми входами р-го блока сумматоров по модулю q и являются выходами устройства, вторые входы р-ro блока сумматоров по модулю q являются первыми информационными входами устройства, выходы р-го блока сумматоров по модулю q подключены к соответствующим входам блока коммутаторов, выходы которого соединены с входами первого - р-го блоков умножения, вйходы второго - р-го блоков умножения подключены к вторым входам соответственно первого - (р-1)-ro блоков сумматоров по модулю ц, (р+1)-й - 2р-й блоки умножения, входы которых соответственно объединены и являются вторыми информационными входами устройства, выходы (р+1)-ro - (2р-1)-го блоков умножения подключены к третьим входам соответственно первого - (р-1)-го блоков сумматоров по модулю q, о т л и ч а ю щ е е с я тем, что, с целью упрощения, выходы первого и 2р-го блоков умножения соединены соответственно с информационными входами первого регистра памяти и третьими входами р-ro блока сумматоров по модулю 1ф

W + W<+1 х +...+ W<+,. x — (А(х) ° К(х)+С(х) хрjmodG(z) характеризующим следующий метод кодирования: устройство генерирует проверочные символы в регистрах 1.11.р как остаток ат деления на порождающий многочлен G(x) суммы произведений многочленов мларшего и старшего информационных полуслов на К(х) и х г соответственно.

В практически используемых несистематических кодах проверочные симво лы расположены в центре кодового слова, причем 1 = (n-p) /2. Количество тактов, необходимое устройству для генерации проверочных GHMBolloB в этом наиболее распространенном случае, определяется по наибольшей степени многочленов информационных полуслов: 35 и-и

de@A(x) = — — 1

40 и-п

degC(x) = †- — 1 ° .

2 и-р

degA(x)

2 и-и йерС(х) = -р — 1

V = 1 + пах(дерА(х); degC(x); и- э

Для кода с 1 = —" степени этих

2 многочленов равны

Следовательно, искомое количество и-р тактов V = — °

По сравнению с (2j в данном устройстве количество блоков 2 сумма1 торов по модулю q уменьшено на один кроме того, все блоки 2 имеют по три группы входов. формула изобретения

1711338

Составитель О.Ревинский

Техред Л.Олийнык, Корректор И.Самборская

Редактор Т.Юрчикова

Заказ 349 Тираж Подписное

ВНИИПИ Государственного к митетп но изобретениям и.открытиям ири ГКНТ СГ(:р

113035, И сква, ih-35, Раушская наб;, ». 4/5

Производственно-излательский комбинат "Патент", 1. Укг< род, ул. Глгярипп, 1пl