Преобразователь двоичного кода в трехпозиционный код

 

Изобретение относится к технике цифровой связи и может использоваться для согласования цифровых систем передачи с цифровыми пикейными трактами . 11елью изобретения является повышение информативности устройства за счет осуществления возможности передачи в тракте двух цифровых потоков, повышение синхронизирующей способности устройства за счет исключения в относительном троичном биимпульсном сигнатс длительных периодических последовательностей, повышение помехоустойч вости за счет снижения коэффициента размножения ошибок. Устройство содержит источники 1 и 2 двоичной информации , задающий генератор 3, последовательные регистры 4 и 5, инвертор 6, блок 7 синхронизации, параллельные регистры 8 и 9, шифраторы 10 и II символов , формирователь 12 признака разделения потоков, пара.|1лельно-последоватрпьный преобразователь 1З.йормироват-ель 14 относительного троичного сигнала, содержащий дешифратор 15 и блок 16 памяти, формирователь 17 относительного троичного биимпульсного сигнала, содержащий блок 18 памяти, дешифратор 19, блок 20 памяти и параллельно-последовательный преобразователь 21. 2 з.п.ф-лы, 3 ил., 14 табл. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (Н!

А1 (51) 5 Н 03 М 13/02, 5/18 р"- «","130М

@ЯЬ ;-" И я ): †.-(А

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4662588/24 (22) )7.03.89 (46) 07.03.91. Бюл. )(1 9 (72) И.M.Котиков и И.В.Маркин (53) 621.394.14(088.8) (56) Авторское свидетельство ГССР

1444964, кл. H 03 М )3/00, 1986.

Авторское свиде-ельство СССР

Р )368996, кл. H 03 M 13/02, 1985. (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА

В ТРЕХПОЗИЦИОННЬ(Й КОД (57) Изобретение относится к технике цифровой связи и может использоваться для согласования цифровых систем передачи с цифровыми линейными трактами. Целью изобретения является повышение информативности устройства за счет осуществления возможности передачи в тракте двух цифровых потоков, повышение синхронизирующей способности устройства за счет исключения

2 в относительном троичном биимпульсном сигнале длительных периодических последовательностей, повыше((ие помехоустойч".вости за счет снижения коэффициента размножения ошибок. Устройство содержит источники 1 и 2 двоичной информации, задающий генератор 3, последовательные регистры 4 и 5, инвертор 6, блок 7 синхронизации, параллельные регистры 8 и 9, шифраторы 10 и 11 символов, формирователь 12 признака разделения потоков, параллельно-последовательный преобразо. атель 13,Формирователь 14 относительного троичного сигнала, содержащий дешифратор 15 и блок 16 памяти, формирователь I; относительного троичного биимпульсного сигнала, содержащий блок 18 памяти, дешифратор )9, блок 20 памяти и параллельно-последовательный преобразова- (, тель 21. 2 з.п.ф-лы, 3 ил., 14 табл.

1633499

Изобретение относится к технике цифровой связи и может использоваться для согласования цифровых систем передачи с цифровыми линейными трактами 5

Цепью изобретения является повышение информативности устройства за счет осуществления возможности передачи в тракте двух цифровых потоков, повышение синхронизирующей способнос- 10 ти устройства за счет исключения в относительном трехпозиционном биимпульс. ном сигнале длинных периодических последовательностей и повышение помехоустойчивости за счет снижения коэффи- 15 циента размножения ошибок.

На фиг.1 изображена структурная схема преобразователя; на фиг.2 — временные диаграммы, поясняющие работу преобразователя; на фиг.З вЂ” формирователь признака разделения потоков.

Преобразователь содержит источники 1 и 2 двоичной информации, задающий генератор 3, последовательные регистры 4 и 5, инвертор 6, блок 7 25 синхронизации, параллельные регистры 8 и 9, шифраторы 10 и 11 символов, формирователь 12 признака разделения потоков, параллельно-последовательный преобразователь 13, формирователь 14 относительного троичного сигнала, содержащий дешифратор 15 и блок 16 памяти, формирователь 17 относительного троичного биимпульсного сигнала, содержащий блок 18 памяти, дешифратор 19, блок 20 памяти v. параллельно-последовательный преобразователь 21.

Преобразователь работает следующим образом. 40

Исходный цифровой сигнал разбивает ся на группы по три символа и каждая двоичная групп 3В 3В (3 — binary) преобразуется в два гроичных символа

2Т (Т вЂ” ternary) в соответствии с 45 таблицей для преобразователя ЗВ2Т., Как следует из табл.1, в последовательности троичных символов, формируемых из исходных двоичных символов, запрещено появление более двух нулей подряд. Однако в этой последовательности возможно появление длинных последовательностей единиц и двоек, что может ухудшить условия для выделения сигнала тактовой частоты из отно55 сительного троичного биимпульсного сигнала (ОТБС). Для устранения этого недостатка вводится относительный метод формирования троичных символов

ЗВ2Т (О).

Сущность относительного метода формирования троичных символов заключается в суммировании по модулю три данного троичного символа кода

ЗВ2Т и предыдущего троичного (относительного) символа кода 3B2T(0) °

Алгоритм относительного преобразования троичных символов представлен в табл.2.

Как следует из табл.1 и 2, применение алгоритма преобразования

ЗВ2Т (0) позволяет ограничить максимальное чисчо следующих подряд одинаковых троичных символов величиной три °

Далее троичные символы преобразуются в два двоичных символа (в относительный трехпозиционный биимпульсный

- сигнал ОТБС) по известному алгоритму; при передаче троичного нуля каждый двоичный символ отличается от предыдущего; при передаче троичной единицы оба двоичных символа одинаковы и отличаются от двоичных символов предыдущей троичной единицы; при передаче троичной двойки первый двоичный символ совпадает с предыдущим двоичным символом, а второй отличается.

Процесс преобразования троичных символов в сигнал ОТБС по приведенному алгоритму поясняется временными диаграммами на фиг.2

Как следует из приведенного описания алгоритма формирования сигнала

3B2T(0) — ОТБС, в этом сигнале отсутствуют длинные периодические последовательности, что повышает синхронизируюшую способность передаваемого сигнала при определении границ кодовых групп в сигнале ОТБС, например, методом определения нарушения чередовао ния полярности троичных единиц (двух одинаковых двоичных символов).

Для сигнала 3B2T(0) — ОТБС с запрещенными переходами между троичными символами 0-2 и 2-0 получено 96 таблиц, из них выбрана таблица, которая приводит к минимальному объему оборудования, В табл.3 приведены все одиночные ошибки в троичных группах после предполагаемого их декодирования и число двоичных ошибок. При этом учтено, что при ошибках может появиться запрещенная в табл.1 группа троичных символов 00. При составлении табл.3 принято, что эта группа будет декодирована

1633499 в двоичную 000 (либо 010). 3.го позво— лист мииимизир вать размножение ошибок при декодировании запрещенной группы 00, появляющейся в результате

5 ошибок, возникающих при передаче сигнала по цифровому тракту.

Коэффициент размножения ошибок следующий:

4ь

К тр п„К„

40 где п — число двоичных ошибок при

Дь декодировании символов кода;

n > — полное множество одиночных ошибок в приеме символов кода;

Км — коэффициент изменения тактовой частоты;

Š— коэффициент трансформации 20 тр (коэффициент размножения ошибок)

Подставляя в формулу (1) с учетом табл. 3 п4в= 25, п > = 22, K> = 1,5, получают К = О, 757 (для известного пре- 25 обраэователя К р= 0,875).

Таким образом, снижение коэффициента трансформации ошибок приводит к повышению помехоустойчивости формируемого сигнала ОТБС.

Цифровые потоки (фиг.2а,б) источников 1 и 2 двоичной информации, управляемые сигналом тактовой гастоты с выхода задающего генератора 3, поступают на информационные входы последовательных регистров 4 и 5 соответственно, на тактовые входы которых подается тактовый сигнал с выхода задающего генератора 3, прошедший через инвертор 6 (фиг.2в). Сигналы с выходов регистров 4 и 5 (фиг.2г,д) поступают на информационные входы параллельных регистров 8 и 9, на тактовые входы которых подается сигнал с первого выхода блока 7 синхро- 45 низации (фиг.2е),сьормируемый путем деления сигнала тактовой частоты на три. Сигналы с выходов регистров 8 и 9 (фиг.2ж,з) поступают на соответствующие шифраторы 10 и ll символов.

1 1ифраторы 10 и 11 должны быть выполнены в соответствии с табл.4 истинности, полученной из табл.l.

Как следует из табл.4, выходные символы "l", "2", "3" и "4" являются троичными символами, представленными в двоичном виде: 0-11, 1-00, 2-10.

В табл.4 символы А,В,С вЂ” три символа исходной двоичной последовательности, представленные B параллельном виде на выходах параллельных регистр в 8 и 9 . Последние четыре сто: сэда табл.4 соответствуют четырем выходным сигналам шифраторов 10 11 (символы "1", "2", "3" и "4"). В сс отве гствии с табл.4 шифраторы 10 и 11 могут быть выполнены в виде дешифраторов на четырехканальных мультиплексс рах типа ЕП2, на адресные вхсды которых поступают сигналы А,В, а нз информациснные входы — сигнал С в соответствии с табл.5-8, полученными из табл.4.

В табл.5-8 x„,х,х,х — сигналы на информационных входах му и.типлексорон -.ипа К1. 2. Рядом с таблицами приведены соответствующие логические функции сигналов на информационных входах этих мультиплексоров °

Сигналы на выход":. шидраторов 1О и 11 приведены на фиг.2и,к. Следует отметить, что, с целью упрощения фиг.2, на ней приведены лишь два выхода шифратора 10 (представление троичных символов в двоичном виде). Сигналы с выхода шис :p .òîðë 10 поступают на информационны входы парал".åëüно-последовательногс преобразователя 13, а сигналы с выхода шифратора 11 через формирователь 12 признака разделения потоков поступают на другие информационные входл первого па-. раллельно-последовательного преобразователя 13.

Для обеспечения воэможности разделения цифровых потоков на приемной стороне в формирователе 12 признака разделения потоков вводится искажение передаваемого сигнала, осуществляемое следующим образом. При появлении на выходе шифратора 10 групп 10 или

20, а на выходе шифратора ll — группы 02, троичный символ 2 в последней группе трансформируется в троичный нуль. Как следует из табл.1, в коде

ЗВ2Т не может быть более двух нулей подряд, поэтому появление трех нулей подряд в известных местах позволяет разделить цифровые потоки на приемной стороне.

С целью упрощения фиг.2, на ней приведены лишь три входа и один выход формирователя 12 (представление троичных символов в двоичном виде).

Первый параллельно-последовательный преобразователь 13 может быть выполнен на мультиплексоре типа КП.", 1633499 адресными сигналами которого являются сигналы с второго и третьего выходов блока 7 синхронизации (фиг.2л,м)..

На информационные входы преобраэова5 теля 13 подаются сигналы с выходов шифраторов 10 и формирователя 12 признака разделения потоков, На выходе преобразователя 13 формируется объединенный поток троичных символов, пред-1О ставленных в двоичном виде (фиг.2).

Объединенный цифровой поток поступает на вход формирователя 14 относительного троичного сигнала. Формирователь 14 относительного троичного сигнала должен быть выполнен в соответствии с табл.9 истинности, полученной из табл.2 °

В табл.9 символы А — двоичное представление входного троичного симвоО ла, CD — двоичное представление относительного троичного символа на выходе формирователя 14. Последние два столбца являются результатом сложения по модулю три входных и выходных тро 25 ичных символов, представленных в двоичном виде.

В соответствии в табл.9 формирователь 14 может быть выполнен в виде дешифратора 15 30 мультиплексоре типа КП2 и блока 16 памяти на D-триггерах, на адресные входы которого поступают сигналы А и В с выхода преобразотеля 13. На информационные входы дешифратора 15

35 поступают сигналы в соответствии с табл.10 и 11, полученными из табп.9.

В табл.10 и 11 х,,х,х — сигналы на информационных входах мультиплексора типа КП2. Рядом с таблицей при- 40 ведены соответствующие логические функции сигналов на информационных входах мультиплексора . На фиг.2п приведены временные диаграммы относительных троичных символов, представ- 45 ленных в двоичном виде.

Формирование относительного троичного сигнала (представленного в двоичном виде) в формирователе !4 происходит следующим образом. При поступлении на первые входы дешифратора 15

S0 троичного сигнала с выходов преобразователя 13 на, выходе дешифратора 15 формируется относительный троичный символ путем сложения по модулю 3 с троичным символом, сформированным на выходе блока 16 памяти. После это-, го значение сигнала на выходах дешифратора 15 записывается в блок 16 памяти сигналом тактовой частоты (фиг.2н) с четвертого выхода блока 7 синхронизации.

Далее относительные троичные символы, представленные в двоичном виде, поступают на вход формирователя 17 сигнала ОТБС.

Формирование сигнала ОТБС осуществляется в соответствии с алгоритмом, приведенным в табл.12.

Дешифратор !9 может быть реализован на двух мультиплексорах типа

КП2 в соответствии с табл.13 1 14, полученными из табл.!2 °

При пост> . ленни на входы блока 18 и дешифратора 19 троичной единицы (00 — в двоичном виде) на выходе блока 18 происходит изменение уровня сигнала. При этом в соответствии с табл.12-14 этот сигнал проходит на выходы дешифратора 19.

При поступлении на входы блока 18 и дешифратора 19 троичных нуля (11) или двойки (10) формирование сигнала на выходах дешифратора 19 (первый и второй символы сигнала ОТБС) происходит в соответствии с табл.12-14.

Значения сигналов на выходах дешифратора 19 запысываются в блок 20 памяти (фиг.2р) сигналом тактовой частоты (фиг ° 2н) с четвертого выхода блока 7 синхронизации.

Далее первый и второй символы сигнала ОТБС (фиг,2р) поступают на информационные входы параллельно-последовательного преобразователя 21, управляемого сигналами тактовой частоты с пятого (фиг.2с) и шестого (фиг.2т) выходов блока 7 синхронизации.

Сигнал ЗВ2Т(0) — ОТБС (фиг,2у) с выхода параллельно-последовательного преобразователя 21 поступает в линию связи.

Преобразователь 21 может быть выполнен на параллельно-последовательном регистре °

Формула изобретения

I . .Преобразователь двоичного кода в трехпозиционный код, содержащий последовательно соединенные первые источник двоичной информации, последовательный регистр, параллельный регистр, шифратор символов, инвертор, выход которого подключен к тактовому входу первого последовательного регистра, блок синхронизации и формиро1633499 ватель относительного троичного биимиульсного сигнала, о т л и ч а ю шийся тем, что, с целью повышения информативности устройства эа счет возможности передачи в тракте двух цифровых потоков, повышения синхрониэирующей способности устройства за счет исключения в относительном трехпозиционном биимпульсном сигнале

10 длинных периодических последовательностей и повышения помехоустойчивости за счет снижения коэффициента размножения ошибок, в него введены формирователь признака разделения пото15 ков, параллельно-последовательный преобразователь, формирователь относительного троичного сигнала, последовательно соединенные вторые источник двоичной информации, последовательный регистр, параллельный регистр и шифратор символов, задаюший генератор, выход которого подключен к входам инвертора и блока синхронизации, первый выход которого подключен к . 2 тактовым входам первого и второго параллельных регистров, первые выходы первого и второго шифраторов символов подключены соответственно к первым информационным входам параллельно-последовательного преобразователя и первым входам формирователя признака разделения потоков, тактовый вход второго последовательного регистра подключен к выходу инвертора,вторые выходы первого шифратора символов подключены к вторым информационным вхоI дам параллельно-последовательного преобразователя и формирователя признака разделения потоков, вторые выходы второго шифратора символов подключены к третьим информационным входам параллельно-последовательного преобразователя и формирователя признака разделения потоков, выход которого и второй и третий выходы блока синхронизации подключены соответственно к четвертым информационным и первому и второму тактовым входам параллельно-последовательного преобразователя, выходы которого подключены к информационным входам формирователя относительного троичного сигнала, выходы которого подключены к информационным входам формирователя относительного троичного биимпульсного сигнала, выход которого является выходом устройства, тактовый вход формирователя относительного троичного сигнала объединен с первым тактовым входом формирователя относительного троичного биимпульсного сигнала и подключен к четвертому выходу блока синхронизации, пятый и шестой выходы которого подключены соответственно к второму и третьему тактовым входам формирователя относительного троичного биимпульсного сигнала.

2. Преобразователь по п.I, о т л и ч а ю шийся тем, что формирователь относительного троичного сигнала содержит блок памяти и дешифратор, первые входы и выходы которого подключены соответственно к информационным входам формирователя и блока памяти, выходы которого подключены к вторым входам дешифратора и являются выходами формирователя, тактовый вход блока памяти является тактовым входом формирователя.

3. Преобразователь по п.l, о т л и ч а ю щ и и с 1 тем, что формирователь относительно:о троичного биимпульсного сигнала содержит дешифратор, два блока памяти и параллельнопоследовательный преобразователь, первый и второй входы первого блока памяти объединены с одноименными входами дешифратора и являются информационными входами формирователя, выход первого блока памяти подключен к третьему входу дешифратора, выходы которого подключены к информационным входам второго блока памяти, первый выход которого подключен к первому информационному входу параллельно-последовательного преобразователя, выход которого является выходом формирователя, второй выход второго блока памяти подключен к четвертому входу дешифратора и второму информационному входу параллельно-последовательного преобразователя, первый и второй тактовые входы которого и объединенные тактовый вход второго блока памяти и третий вход первого блока памяти являются соответственно вторым, третьим и первым тактовыми входами формирователя.

1633499

Т а б л и ц а I

Символы

Группы символов

Двоичные 000 OOI 010 011 100 10) 1 10 111

Троичные Ol 07 10 20 ll 12 21 22

Таблица 2

Предыдущий троичный (относительный) символ кода

ЗВ2Т(0) Троичный (относительный) символ ко да ЗВ2Т (О) Троичный символ кода

3В2Т

Троичные Ошибки в I разряде группы

Ошибки во II разряде

Двоичные группы число ошибок группы с ошибками число ошибок группы с ошибками

О

1

Ol

II

02

Ol

OOI

010

2I

IO

12 !

Oll

100

101

22

21

110

12

Всего ошибок

)Таблица4

АВС 1234 Троичные группы

OOI

Ol 1

10 О

101

111

0l

2l

02

22

0011

1011

)000

1010

01

02

11

12

2l

22.

1

1

О

0

Т а б л и ц.а 3

14

1633499

Т а б л и ц а 5

Таблица истинности дешифратора символов 1"

АВ (о

00 10 )1

x = +5b, I х С

x = J.

3 х = +5Ь

I 0 0 1

1 1 0 I х4 х x> x

Таблицаб

Таблица истинности дешифратора символов "2"

АВ

00 0) IO ll х = +5b

t хг- I

1 0 0 0

1 0 0 0 х

Э .1 х1 хя х3 хф

00 01 10 11 х = С х = +5b х С

x4a C

0 1 0 0

1 1 1 1 х 3

Таблица 8

Таблица истинности дешифратора символов "4"

АВ

00 01 10 )1

Х

I х = +5b а

"3 х = !.

О 0

) 0

1 0 0

1 0 0

2. хЗ хф х, Таблица 9

ABCD ")"

I L

1100 0 0

1 110 l 0

00)i 0

00)0 ) 1

0000 1 О

)011 ) 0

1010 0

1000 1 1

Таблица 7

II tt

Таблица истинности дешифратора символов 3

)633499

Таблица 10

Таблица истинности дешифратора символов "l"

АВ

CD оо о х = D х = C+D а.

1 I

1 0

0 1 х, х

0 !

1 хэ

11 х = С

Таблица ll

Таблица истинности дешифратора символов "2"

АВ

00 10 )1 х) =Со х = С Z

0 1 0

1 0 0

0 0 1 х) х2 хэ

)О

Т а б л и ц а 12 (2

АВ2 !

П ри ме ча ни е: х — сигнал на выходе блока 18 памяти;

А — двоичное представление относи110

)11

101

001

OOI

0

1 х х тельного троичного сигнала с выхода блока 14;

2 — второй символ сигнала ОТБС на выходе блока 20 памяти; ! 1

1 и 2 — первый и второй символы сигнала ОТБС на выходе дешифратора 19. 18

l 633499

Таблица!3

Таблица истинности дешифратора первого символа

АВ

00 10 11

О 1

1 О х2 хъ х<

Таблица 14

Таблица истинности дешифратора второго символа 2

АВ (I

x — сигнал с выхода

1 блока 18 х2 2

00 !О II хз = 2 (черта над символом означает инверсию) х1 а( и(——

Фие, 2

В г(И

H д

P

С т у

I 0

О

xl? y3 х — сигнал с выхода

1 блока 18

x = 2

2 х = 2

1033499

Подписное

Тираж 459

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35 Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

Г

Редактор H.Ðîãóëè÷

Заказ 622

Составитель О.Тюрина

Техред Л.Олийнык Корректор M.Äåì÷èê