Контролируемый сумматор

Авторы патента:

G06F7/50 - для сложения; для вычитания (G06F 7/49,G06F 7/544- G06F 7/556 имеют преимущество)

Изобретение относится к вычислительной технике. Цель изобретения — увеличение полноты контроля. Сумматор содержит коммутатор 1, элементы задержки 2, 3. элемент НЕ 4, сумматоры по модулю два 5, 6, элементы И 7, 8. 9, управляющий вход 10, информационнь1е входы 11, выходы 12, 13 суммы и переноса. 1 ил., 26 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

isi>s G 06 F 11/00, 7/50

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4800134/24 (22) 26.12.89 (46) 23.02.92. Бюл. М 7 (72) В.В.Голованов и С.Н.Никулин (53) 681.325(088.8) (56) Авторское свидетельство СССР

М 1242955, кл. 6 06 F 11/00, 1984, Авторское свидетельство СССР

М 1328818, кл. 6 06 F 11/00, 1986.

„„ ЦÄÄ 1714603 А1 (54) КОНТРОЛИРУЕМЫЙ СУММАТОР (57) Изобретение относится к вычислительной технике. Цель изобретения -- увеличение полноты контроля. Сумматор содержит коммутатор 1, элементы задержки 2, 3, элемент НЕ 4, сумматоры по модулю. два 5, 6, элементы И 7, 8, 9, управляющий вход 10, информационные входы 11, выходы 12, 13 суммы и переноса, 1 ил., 26 табл.

1714603

Изобретение относится к вычислительной технике и может быть использовано для построения различных сумматоров со встроенным контролем, Цель изобретения вЂ” увеличение полно- 5 ты контроля.

На чертеже представлена структурная схема контролируемого сумматора.

Контролируемый сумматор содержит коммутатор 1, элементы 2 и 3 задержки, 10 элемент НЕ 4, сумматоры 5 и 6 по модулю два, элементы И 7-9, управляющий вход 10, информационные входы 11, выход 12 суммы и выход 13 переноса.

Контролируемый сумматор имеет два 15 режима функционирования вЂ” рабочий и контроля.

В рабочем режиме на управляющий вход 10 подан сигнал логического "О", коммутатор 1 коммутирует на свои выходы вхо- 20 ды первой группы, и сумматор реализует таблицу истинности полного сумматора.

В режиме контроля на управляющий вход 10 подается сигнал логической "1", коммутатор 1 подключает на свои выходы 25 входы второй группы, Таким образом, в кон тролируемом сумматоре образуется обратная связь, определяемая соотношениями

Х1 (Т + 1) = S (Т - 1), Х2 (Т+ 1) -. P(T), 30

ХЗ (Т + 1) = Р(Т), где Х (Т), X2(T}, Хз(Т), $(Т), РЩ- значения сигналов на входах 11 сумматора 5 по модул ю два и выходах 12 и 13 суммы и переноса контролируемого сумматора, 35

Из первого уравнения видно, что сигнал на первом входе задержан на такт, В табл,1 приведены возможные неисправности и соответствующие им сигналы на выходах 12 и 13. Таблицы 2-26 вЂ” таблицы 40 истинности при различных состояниях контролируемого сумматора.

При исправном сумматоре реализуются возможные таблицы 12-18 истинности. Такое их количество обьясняется неопреде- 45 ленностью первоначального состояния входов Х1, Х2 и ХЗ. Однако все таблицы имеют одинаковую периодическую часть, которая содержит четыре различных входных набора. На выходах 12 и 13 при этом 50 возникает генерация частоты f. При наличии константных неисправностей типа замыкания провода на шину питания Х1 = 1, X2 = 1, ХЗ 1, обрыва провода X1 = О, Х2 = О, X3 =

- О, замыкания проводов X1 = Х2, Х1 = Х3, 55

Х2 - ХЗ, Х1 = Х2 = ХЗ контролируемый сумматор начинает реализовать соответственно таблицы истинности 2-11, Все они отличаются своей периодической частью от уже полученной при исправном сумматоре.

Неисправность в большинстве случаев обнаруживается по наличию на одном (или обоих) из выходов 12 и 13 контролируемого сумматора постоянного логического уровня

"О" или "1". В отдельных случаях обнаружить неисправность можно, например, путем сравнения частоты колебаний на выходах 12 и 13 контролируемого сумматора с контрольной, Кроме того, возможно различие неисправностей между собой, что видно из табл.1.

Неопределенность начального состояния также не имеет никакого влияния на функционирование неисправного контролируемого сумматора, что видно из табл.20-25, где при различных начальных состояниях моделировалась неисправность типа обрыва Х2 =О.

Элемент 2 задержки служит для задержки сигнала на такт (определяет я как т

= т" + т + 2 т" + 2, где т", i, х", гнЕвЂ” времена задержки соответственно на коммутаторе, сумматоре по модулю два, элементе И, элементе НЕ) частоты генерации, а элемент 3 задержки вЂ” для выравнивания времени появления сигнала на входе коммутатора, которое определяется задержкой элемента НЕ 4.

Формула изобретения

Контролируемый сумматор, содержащий первый и второй сумматоры по модулю два, первый, второй и третий элементы И, причем первый вход первого сумматора по модулю два подключен к первым входам первого и второго элементов И, второй вход первого сумматора по модулю два соединен с вторым входом первого и первым входом третьего элементов И, третий вход первого сумматора по модулю два соединен с вторыми входами второго и третьего элементов И, выходы первого, второго и третьего элементов И соединены соответственно с первым, вторым и третьим входами второго сумматора по модулю два, выход которого является выходом переноса контролируемого сумматора. выход суммы которого соединен с выходом первого сумматора по модулю два, отличающийся тем, что, с целью увеличения полноты контроля, он содержит два элемента задержки, элемент НЕ и коммутатор, к первой группе информационных входов которого подключены информационные входы контролируемого сумматора, вторая группа информационных входов коммутатора подключена к выходам соответственно первого и второго элементов задержки и элемента НЕ, вход которого подключен к входу второго элемента задержки и выходу переноса контролируемого

1714603 сумматора, выход суммы которого соединен с входом первого элемента задержки, а управляющий вход соединен с управляющим входом коммутатора. .Таблица 1 . 5

Таблица 5

Х3 s Р

Хl

Х2 о о а

1 1 О

1 1 0

1 1 О

1 . 1 О

1 1 О

Возможная неисправ ность

Сигнал на выходе.) l3

О 1

3/4 f I

1 О

О 0

О 1/2 f

3/4 f 3/4 f

1/2 f 1/2 f

Хl=l

Х3=1

X1=0 или Xl =X2

ХЗ=О

Х2=Х3

X2=l или X2=0

Х2=Х1 или Х1=Х2=Х3 (хз абли а 2

Т X1 .Х2 Х3

Х2

Х ц а 7

) P

6 ли Г а (X3

Таблица 3 ((Хl

ХЗ

Х2

Х1

0 Ä

Та бли ца 8

Х Х

Таблица 4

Х3 S

Х2Хl

Г хз (xz

55 О

1 О

О . I

О 1

0 1

О 1

0 1

О 1

О.1 О

О 1

0 1

0 . .1

О 1

О а

0 1

25 1

О, О

40 0

О.

О .

Г, О

17!4603

Т а б л и ц а

1 (Та блица 9

Х2 X3 S! Х1 J

1 Хl Х2 Х3

Таблица 10

Таблица 14

Х.l Х2 Х3 S P ф

Х! Х2 Х3

4 э

О О г О

О О

1, О

О 0

T О

О О

1 О

О О

Таблица 15

Х2 ХЗ S P

Таблица 11

Хl Х2 Х3 S P

О О О

1 1

О 0 О

1 1

О О О

1 1 1

0 О О

1 1 1

О О О

16 блица в ) Т а (1 (1

- I " 1

Хl Х2 X3 S P

О О 0

О О 1

1 О 1. ! 1 О

О 1 О

О О 1

1 О 1

Ф:--- --г- - --.-= -О

1 (10 О

20 .

О I

40 О

50 О

55 О

О г

1 .О

О г

1 г

1714603

Таблица 17

Г 1 (Таблица 21

Х1 Х2 . X3 S P

Х1" Х2 ХЗ

О I 1

0 1 О ! 1 О

1 6 1

О 1 О

1 1 0

1 О 1

О 1 О ! 1 0

1 0 1

Таблица 18

1(1

Таблица 22

Х1 Х2

Х3 S P

0 О

О О

1 О

25 1 О

0 О

О I О

О 0

Таблица 19

r ((1

Таблица 23

X3 S P

Х1 Х2

Х1 Х2 Х3

О 0

1 О

40 О .0

1 О

О О

1 О

-О

I а

Таблица 20

Г (I

Табли ца 24

Х1 Х2 X3 S P

Х1 Х2 ХЗ

: 1

: О

Х3

О а

О .0

О !

О" !

1 е

0 .1

1 !

О!

О .1

f О

О О

1 О ! О .О . О

1 О ! О

О О

1 О

О.

1 !

О.

О !

1714603

Таблица 25

Таблица 26

Х1 Х2 ХЗ

Х1 Х2 ХЗ S Р

Составитель В,Березкин

Техред M.Mîðãåíòàë Корректор И.Муска

Редактор И.Горная

Заказ 694 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

10 0

1 О

О О

1. .1 1

1 О

1 1

О 1

Похожие патенты:

Суммирующее устройство // 1714591

Изобретение относится к вычислительной технике и может быть использовано при разработке устройств обработки массивов чисел'

Устройство для сложения чисел с переменным основанием системы счисления // 1714590

Изобретение относится к вычислительной технике и может быть использовано в цифровых накопителях, делителях с переменным коэффициентом деления, а также формирования дискрет-| ной сетки частот

Многовходовое последовательное суммирующее устройство // 1714589

Изобретение относится к вычисли-' тельной технике и может быть использовано при построении последовательных умножителей двоичных кодов

Конвейерный сумматор // 1714588

Изобретение относится к вычисли*- тельной технике и может быть использовано в высокопроизводительных уст-*- ройствах обработки информации и в устройствах цифровой обработки сигналов

Контролируемый сумматор // 1702371

Изобретение относится к автоматике и вычислительной технике и может быть использовано в арифметических устройствах

Формирователь переноса // 1702361

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических цифровых устройств на КМДП-транзисторах, в частности многоразрядных параллельных сумматоров-вычитателей и схем сравнения

Одноразрядный сумматор // 1702360

Устройство для сложения и вычитания чисел // 1698887

Блок переноса сумматора // 1695293

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах

Устройство для вычисления модуля разности двух чисел // 1693602

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислительных систем для обработки информации в реальном масштабе времени

Устройство для выдачи сообщений // 1709367

Изобретение относится к средствам контроля, управления и сигнализации сложных технических систем, в частности летательных аппаратов, и может быть использовано для повышения качества, надежности и безопасности их функционирования

Устройство для контроля устойчивости функционирования программ // 1709321

Изобретение относится к вычислительной технике, может быть использовано при проверке устойчивости функционирования программ специализированных ЦВМ, имеющих средства программно-аппаратной защиты информации и вычислительного процесса, и является усовершенствованием2изобретения по авт

Устройство для контроля стыковки разъемов // 1700566

Устройство для передачи и приема дискретной информации // 1688268

Изобретение относится к измерительной технике и может быть использовано в измерительной аппаратуре для организации каналов связи между гальванически развязанными устройствами приборов

Устройство для контроля цифровых узлов // 1686446

Изобретение относится к вычислительной технике и может использоваться в контрольно-испытательной аппаратуре Цель изобретения - повышение быстродействия устройства

Устройство для диагностики неисправностей технических объектов // 1681310

Изобретение относится к контрольноизмерительной технике и может быть использовано в аппаратуре автоматического контроля и диагностики электронных устройств

Устройство для контроля и диагностики состояний объекта // 1679468

Изобретение относится к автоматике и вычислительной технике

Устройство для контроля интерфейса ввода-вывода // 1674140

Изобретение относится к области вычислительной техники

Устройство для контроля параметров // 1665390

Изобретение относится к измерительно-вычислительной технике и может быть использовано при создании систем автоматического контроля параметров сложных радиоэлектронных объектов

Генератор тестовой псевдослучайной двоичной последовательности // 1640699

Изобретение относится к вычислительной технике и может быть использовано для выработки перестраиваемых , тестовых псевдослучайных двоичных последовательностей для контроля и диагностики

Устройство для контроля функционирования блока обработки данных // 2143727

Изобретение относится к вычислительной технике и может быть использовано для контроля правильности работы системы обработки данных или отдельных ее частей