Многопороговый логический элемент
Изобретение относится к автоматике и вычислительной технике и может найти применение при построении цифровых устройств . Многопороговый логический элемент содержит линейный сумматор 1, состоящий из разделительных диодов 3, аноды которых через соответствующие резисторы подключены к положительному полюсу источника питания, а катоды соединены с входом резисторного делителя, Выходы резисторного делителя соединены с первыми входами соответствующих элементов И-НЕ 9, образующих группы связанных между собой однопороговых дискриминаторов , второй вход каждого первого дискриминатора с наименьшим порогом срабатывания в группе дискриминаторов подключен к выходу второго дискриминатора с большим порогом срабатывания. Выходы первых дискриминаторов каждой группы соединены с входами многопорогового логического элемента И-НЕ 16, выход которого подключен к первой выходной клемме 17 многопорогового логического элемента, к информационному входу 2к-разрядного сдвигового регистра 19 и к первому входу (к+1)-входового сумматора по модулю 2 23. Выходы k старших разрядов сдвигового регистра соединены с дополнительными входами линейного сумматора, a k младших - с остальными входами сумматора по модулю 2 и (к+1) дополнительными выходами многопорогового логического элемента. Выход сумматора по модулю 2 соединен с (k+2) дополнительным выходом 24 многопорогового логического элемента. 1 ил. Л ел С
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
ГОСУДАРСТВЕННЫЙ КОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ ПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 17 22 22 22 20 (61) 788384 (21) 4847145/21 (22) 02,07.90 (46) 23.04.92. Бюл. ¹ 15 (71) Омский политехнический институт (72) И, А. Пальинов (53) 621,374(088.8) (56) Авторское свидетельство СССР ¹788384,,кл. Н 03 К 19/23, 1975. (54) МНОГОПОРОГОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (57) Изобретение относится к автоматике и вычислительной технике и может найти применение при построении цифровых устройств. Многопороговый логический элемент содержит линейный сумматор 1, состоящий из разделительных диодов 3, аноды которых через соответствующие резисторы подключены к положительному полюсу источника питания, а катоды соединены с входом резисторного делителя, Выходы резисторного делителя соединены с первыми входами соответствующих элемен„„. Ж„„1728966 А2 тов И-НЕ 9, образующих группы связанных между собой однопороговых дискриминаторов, второй вход каждого первого дискриминатора с наименьшим порогом срабатывания в группе дискриминаторов подключен к выходу второго дискриминатора с большим порогом срабатывания. Выходы первых дискриминаторов каждой группы соединены с входами многопорогового логического элемента И-НЕ 16, выход которого подключен к первой выходной клемме 17 многопорогового логического элемента, к информационному входу 2k-разрядного сдвигового регистра 19 и к первому входу (1+1)-входового сумматора по модулю 2 23. V Выходы k старших разрядов сдвигового регистра соединены с дополнительными входами линейного сумматора, а k младших Б — с остальными входами сумматора по моду- у лю 2 и (k+1) дополнительными выходами многопорогового логического элемента, Вы- ( ход сумматора по модулю 2 соединен с (k+2) дополнительным выходом 24 многопорогового логического элемента. 1 ил. 1728966 Изобретение относится к автоматике и вычислительной технике, а частности к пороговым логическим элементам, и является усовершенствованием известного логического элемента по авт, св, М 788384. Целью изобретения является расширение функциональных возможностей многопорогового логического элемента путем реализации им более чем одной переключательной функции, а также реализации переключательных функций, требующих большего числа порогов, чем имеется резисторов в резисторном делителе, На чертеже представлена принципиальная схема многопорогового логического элемента. Многопороговый элемент состоит излинейного сумматора,.имеющего и основных и k дополнительных входов, многопороговоro дискриминатора, 2k-разрядного сдвигового регистра и (k+1)-входового сумматора по модулю 2. Линейный сумматор 1 для каждого входа содержит попарно соединенные диоды 2 и 3. Каждая пара диодов а точках, объединяющих их аноды через резисторы 4, управляющие весовыми коэффициентами по соответствующему входу, подключена к положительному полюсу источника 5 питания. Катоды диодов 3 объединены и подсоединены через делитель из резисторов 6 к отрицательному полюсу источника 7 питания, Многопорогоаый дискриминатор 8 представляет собой несколько соединенных однопороговых дискриминаторов 9, выполненных на двухвходовых элементах И-Н Е, Вход 10 каждого однопорогового дискриминатора соединен с соответствующим делителем из резисторов 6, развязывая тем самым каждый последующий дискриминатор с большим значением порога срабатывания от предыдущего, Входы 11 нечетных однопороговых дискриминаторов подключены к выходам 12 четных однопороговых дискриминаторов с ближайшим большим порогом срабатывания. Входы 13 четных однопороговых дискриминаторов объединены и подключены к положительному полюсу источника 14 питания. Выходы 15 нечетных однопороговых дискриминаторов соединены с входами многовходового логического элемента ИНЕ 16, выход которого подключен к первой клемме 17 многопорогового логического элемента и к последовательному входу 18 данных 2k-разрядно-о сдаигового регистра 19, выходы 20 k старших разрядов которого соединены с k дополнительными входами линейного сумматора 1. Выходы 21 младших разрядов сдвигового регистра 19 сое5 50 динены с k дополнительными выходными клеммами 22 многопорогового логического элемента и k входами сумматора по модулю два 23, (k+1)-й вход которого соединен с выходом многовходового логического элемента И-НЕ 16. Выход 24 сумматора по модулю два 23 подключен к (k+2)-й выходной клемме многопорогоаого логического элемента, Многопороговый логический элемент работает следующим образом. Пусть веса основных входов линейного сумматора равны в2,... ми, а дополнительных в n+1, со m+2,". в n+k. Пороги срабатывания элемента, определяемые резисторами 6, равны Т1, T2,...T (T1 Поскольку в этом случае на всех дополнительных входах линейного сумматора присутствуют единичные значения переменных, то это приводит к уменьшению всех порогов срабатывания многопорогового логического элемента на n+k величину A1 =,>, и), Пороги срабатываi n+1 ! ния элемента становятся равными T1 = T1 -А1,Т 2= T2 — A1,..., T м=Тм-А1. 1 1 Единичные значения логических переменных двоичного набора, подаваемые на основные входы 26 линейного сумматора 1, в произвольных комбинациях закрывают диоды 2. Это приводит к переключению тока, протекающего через резистор 4, в цепь, состоящую из соответствующего диода 3 и последовательно включенных резисторов 6. Пусть для набора входных переменных выполняется условие Т2 )" xj (/)j Т 1, 1 ",, 1 i =1 где xi — значение входной переменной, В этом случае потенциал входа 10 однопорогового дискриминатора на элементе ИНЕ 9 с наименьшим порогом срабатывания Т 1 становится достаточным, чтобы íà его 1 выходе 15 появился уровень напряжения, соответствующий "лог, 0". На выходе 17 многопорогового логического элемента и последовательном входе 18 сдвигового регистра 19 при этом появляется уровень напряжения, соответствующий единичному значению реализованной в первом цикле работы логической функции 11(х1,...,х 1). Если на входы многопорогового логического элемента подан такой набор переменных, что 1728966 ных Т з > х; со1 Тг", 1=1 то "срабатывает" однопороговый дискриминатор на логическом элементе И-НЕ 9 с порогом Т г, íà его выходе 12 устанавли1 вается низкий уровень напряжения, что приводит к появлению "nor. 1" на выходе 15 однопорогового дискриминатора на элементе И-НЕ 9 с порогом срабатывания Т 1. При этом на выходе 17 многопорогового логического элемента и входе 18 сдвигового регистра 19 появляется уровень напряжения, соответствующий нулевому значению ЛОГИЧЕСКОЙ ФУНКЦИИ f1(X1, Хг,..., Xn). Аналогично формируется переключательная функция и при других наборах входных переменных. При этом на выходе 17 многопорогового логического элемента устанавливается единичное значение реализуемой функции, если Т г1 >g xi ю1 Т г)+1,(j=0,1,2,...), 1=1 либо нулевое, в случае Т г1+3 >g х в >Т г1+1, 1. " .. 1. 1=1 После того, как на выходе многопорогового логического элемента произошло формирование значения переключательной фуНКцИИ f1(X1, X2„.„Хп) таКтОВЫй СИГНаЛ, ПОдаваемый в клемму 27, вызывает сдвиг информации в регистре 19 на один разряд в сторону старших разрядов. При этом в младший первый разряд регистра 19 записывается значение реализованной в первом цикле работы многопорогового логического ЭЛЕМЕНта ФУНКЦИИ 11(Х1, Хг,..., Xn). На ПЕРВОМ дополнительном входе линейного сумматора 1 устанавливается нулевое значение переменной, а на всех остальных — единичные. Это приводит к изменению (уменьшению) значений порогов многопорогового логического элемента, которые действуют во втором цикле работы, на величину и +k Аг = . i.=п +г Взвешенная сумма входных перемени Х1й)1 i =1 во втором цикле работы многопорогового логического элемента сравнивается с порогами 11 = Т1- Аг, Т г = Тг- Аг,...Т „=Т; г - Аг, В зависимости от величины х; в i u i=1 сформирована логическая функция 1г(х1, хг,... xn), которая и записана в .1 ладший раз5 55 ряд сдвигового регистра 19 после подачи тактового сигнала в клемму 27, При этом ЗНаЧЕНИЕ ФУНКЦИИ 11(Х1, Хг„„, Хп) СДВИНУта ВО второй разряд регистра 19, а в К старших разрядах регистра сформируется код 001.....1. Следовательно, в третьем цикле работы пороги срабатывания многопорогового логического элемента станут равным Т 1=Т1-Аз, T г = T2 — Аз,.", T м = з з n+k =Ти-Аз, А=, i =и+3 После подачи k-ro тактового сигнала в клемму 27 в k младших разрядах сдвигового регистра оказываются записаны значения функции fk(x1i хг„... Xn)i fk-1(х1, хг,..., xn) f1(X1,Хг...„Хп)КОтОрЫЕ ПОСтуПаЮт В ВЫХОДНЫЕ клеммы 22 в k старших разрядах регистра записаны нули. При этом на выходе 17 многопорогового логического элемента сформировано значение функции fk+1(x1, хг,..., хп), При формировании этого значения -функции пороги срабатывания многопорогового логического элемента составляют Т1, Тг,...Т . B рассмотренном режиме работы в течение k циклов многопороговый логический элемент реализует k переключательных функций. При этом одноименные пороги срабатывания многопорогового элемента в i-м и (i+1)-м циклах отличаются на величину и) n+1, т.е. Т ) - Т ) = N n+1, Переключательi+1 i НЫЕ фуНКцИИ fi(X1, Хг,..., Хп) И f1+1(X1, Хг„... Хп), если их представить графически, смещены одна относительно другой на величину ш n+1. В предлагаемом многопороговом логическом элементе возможен и другой режим работы, при котором переключательная функция реализуется за k циклов, Этот режим обычно используется, если для реализации переключательной функции требуется более чем М порогов, Рассмотрим указанный режим на примере работы многопорогового элемента с набором порогов Т1 = 6, Тг = 7, Тз = 8, Т4 = 10. Линейный сумматор этого элемента имеетодин дополнительный вход, ВЕС КОтсрОГО В и+1 = 4. ЧИСЛО раэрядОВ СдВИгового регистра равно двум. Перед началом работы в старший разряд регистра заносится единица, а в младший нуль. Следовательно, пороги срабатывания многопорогового логического элемента составляют Т 1=2, Тг =3, Тз =4, 1 1 1 Т4 =6. В первом цикле работь1 многопорого1 вый логический элемент реализует функцию 11(Х1, Хг, „„Хп), ПОСЛЕ ПсдаЧИ таКтОВОГО СИГнала в клемму 27 значение функции f1 записано в младший разряд сдвигового регистра, а в старшем оказывается нуль. что 1728966 35 50 Составитель H.Äóáðoâñêàÿ Техред М,Моргентал Корректор О,Ципле Редактор k.бобкова Заказ 1414 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб„4/5 Производственно-издательский комбинат "Патент", г. Ужгород, yn,Гагарина, 101 приводит к изменению значений порогов. Пороги срабатывания элемента во втором цикле работы составляют Т1=6, Tz=7, Тз=8, Т4=10. Во втором цикле работы элементом реализуется переключательная функция fz(xI, хг,,, хп) от того же что и в первом цикле работы набора аргументов. На выходе 24 сумматора по модулю два формируется значение функции F(x), x2, ..., x„)=fl(xl, xz, ..., хл)Ю (х1, хг, ..., хп). Для реализации функции F(xl, х2...„xn) в известном многопороговом логическом элементе потребовалось бы шесть порогов:T =2, Т2=3, Тз=4, Т4=7, Tg=-8, Те=9. Использование изобретения позволит с помощью одного MHoloflopocoBQIQ логического элемента реализовать последовательно во времени k+1 различную переключательную функцию, каждая из которых требует М порогов срабатывания элемента. Кроме того, предлагаемым элементом могут быть реализованы переключательные функции, требующие более М порогов срабатывания (М вЂ” число резисторов, задающих порог срабатывания в предлагаемом многопорогoBQM логическом элементе), 5 Формула изобретения Многопороговый логический элемент по авт. св. hk 788384, отличающийся тем, что, с целью расширения функциональных возможностей, в него дополнительно 10 введены (k+1)-входовой сумматор по модулю 2 и 2k-разрядный сдвиговый регистр, информационный вход которого соединен с первым входом сумматора по модулю 2 и первым выходом многопорогового логиче15 ского элемента, выходы k старших разрядов регистра подключены к дополнительным входам линейного сумматора, а k младших соединены с 2, 3, „(k+1)-ми дополнительными выходами MHofollopoloBQIQ логиче20 ского элемента и с остальными входами сумматора по модулю 2, выход которого соединен с (k+2)-м дополнительным выходом многопорогового логического элемента, 
