Программный управляющий модуль с контролем

 

Изобретение относится к области цифровой вычислительной техники и автоматики и может быть использовано при построении программных управляющих систем с повышенной достоверностью функционирования на базе мо- Iдульных микропрограммных управляющих стройств.. Сущность изобретения - повышение достоверности функционирования программного модуля в составе

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPGHOMY СВИДЕТЕЛЬСТВУ

26

1.7

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ fNHT СССР (21) 4858055/24 (22) 08.08.90 (46) 30.08 ° 92. Бюл . Р 32 (71) Производственное объединение

11

"Харьковский завод электроаппаратуры (72) В.С. Харченко, Г.Н. Тимонькин, В .П. Улитенко, П. Е.Иар кон, Б.О. Сперанский, С.Н.Ткаченко и А.JI.Âàõðóøåâ (56) Авторское свидетельство СССР

N 1476465, кл. G 05 В 19/20, 1989.

В.С.Харченко и др. Основы построения микроконтроллеров АСКУ. HO СССР, 1989> с. 65-67..2

11

12

17

18

9

„„SU „„1758634 А1 (gg)g С 05 В 19/18, ." 06 F 11/00

2 (54 ) ПРОГРАИИНЫЙ УПРАВЛП )ГНИЙ ИОЛУЛЬ

С KOHTPOJIEI (57) Изобретение относится к области цифровой вычислительной техники и автоматики и может быть использовано при построении программных управляюших систем с повышенной достовер ностью функционирования на базе мо дульных микропрограммных управляюцих, стройств., Сушность изобретения— повышение достоверности функционирования программного модуля в составе

1 7.. >8б 34

40 !Ipttl>>IЯЯ>щих сttc I ем ° Н(>BI It>и R усTpой с тве яв>1яются perIIcvpt t вы>:Ода из цик ла и проверки, счетчик, дешифратор

TK-триггер, триггеры вида проверки

Изобретение относится к об>ласти ,цифровой вычислительной техники и автоматики ° Оио может быть использовано при построении программных управляющих систем с повышенной достоверностью функционирования на базе модульных микропрограммных управляющих устройств.

Целью изобретения является повышение достоверности функционирования программного модуля в составе управляющей системы путем обеспечения возможности самодиагностирования. Достоверность функционирования повышается на 10-90%.

На фиг. 1 представлена функциональная схема программного управляющего модуля с контролем; на фиг. 2 — функциональная схема аргегатирования m предлагаемых программных модулей в управляющую систему, на фиг. 3 . вре- 30 менная диаграмма последовательной работы двух управляющих модулей системы; на фиг. 4 - иллюстрация типов используемых в модуле форматов МК; на фиг. 5 — пример взаимодействия 35 диагностических микропрограмм двух модулей в режиме короткой проверки; на фиг. 6 — процедура длинной проверки для системы из трех управляющих модулей.

Программный модуль содержит: блок памяти 1 микрокоманд (БПМ) с выходами полей 1,1 метки М1, 1.2 метки 112, 1.3 адреса очередной NK 1.4 кода логических условий (ПУ), 1.5 кода, 45 микроопераций, регистр 2 адреса М1(, регистр 3 микроопераций, мультиплексор 4 адреса, мультиплексор 5 ЛУ, демультиплексор 6, регистр 7 выхода из ц>1кла, регистр 8 проверки, счет- у чик 9 импульсов, дешид>ратор 10 с иер" в1,>м 10.1 и вторым 10.2 выходами, TK-триггер 11, триггер 12 вида проверки, триггер 13 ошибки, схема 14 сравнения, коммутатор 15, блок элемен 5 тов ИЛИ 16, элемент И 17, элемент

И вЂ” НГ 18, вход 19 кода командь> модуля, 1>х<>д 20 ЛУ модуля, ие1»>ыи "1, третий

? ., «торой 73 t>YA;ill синхрониз llljtlt и ошибки, схема сравнения, коммутатор, >лементы И, И-НЕ, 16-4-2-1-б," 7-4-21-7, 1 3. 16-14-18-13-?, 11-9-10-1517-9, 17-7, 1-8, 1-12-15, 1-5-4, 6 ил.

1 модуля, выход 24 микроопераций модуля, групповой вход 25 передачи управления модуля, групповой выход 26 передачи управления модуля, выход 27 ошибки модуля, выход 28 младшего разряда поля 1.3 адреса N1 БПМ 1, вход

29 сброса ошибки модуля, 30 — генератор тактовых импульсов.

В составе управляющей системы программный модуль работает следующим образом. Модуль может находиться в следующих режимах:

1) Режим ожидания;

2) P .áî÷èé режим, 3) Режим короткой проверки;

4) Режим длинной проверки;

5) .Режим передачи управления.

Исходное положение модуля соответствует его нахождению в режиме ожидания. При этом все элементы памяти модуля установлены в нулевое состояние (цепи установки исходного условно не показаны). На входы 21, 22, 23 модуля поступают соответственно последовательности сдвинутых друг относительно друга тактовых импульсов,ь

» с соответствующих выходов генератора

30 тактовых импульсов (см.фиг. 3).

С выхода БПМ 1 считывается MK с нулевым адресом (NK формата Ф1 см. фиг. 4). Мультиплексор 4 адреса по единичному сигналу метки М1 с выхода 1.1 БПМ 1, пропускает на вход регистра 2 адреса либо код операции со входа 19 модуля, либо адресный код с одного из входов группового входа 25 модуля От одного из других модулей системы. Пока эти коды нулевые, в рег:.; тры 2 и 3 по тактовым импульсам >> и ь иерезаписываются л

» >> нули и модуль состояния не меняет, т. е. находится в о>хидании, Одновременное поступление ненулевых кодов на вторую и третьк> группу ипформационных входов мул»ти>>лексора 4 адреса исключается алгоритмом работы системы„

Пусть на вход 19 1>одуля 1>оступит код команды, требующей выполнения.

1 з>ц команды 1>редставляет собой адрес

5 17 первой ИК команды, он записывается в регистр 2 по заднему фронту очеред» ного TBKToBoFo импульса 8 < со входа 21 модуля. Модуль переходит в рабочий режим. Пусть первая ИК будет линейной (формат Ф2 см. рис .4) . При этом сигналы меток И1, И2 по заднему фронту очередного тактового импульса ь со входа 23 модуля в рел

3 гистр 3 запишется код микроопераций, который затем считывается со входа

24 модуля. Мультиплексор 4 адреса по нулевым адресным сигналам пропускает на вход регистра 2 старшие разряды адресного кода с выхода поля 1.3 БПИ

1 и сигнал с выхода мультиплексора

5 ЛУ. Иультиплексор 5 ЛУ по нулевому коду ЛУ с выхода поля 1.4 БПИ 1 пропускает на свой выход сигнал младшего разряда адреса очередной ИК команды с выхода 28 выхода поля 1.3 БПИ 1.

T.î., по очередному тактовому импульсу с в регистр 2 запишется адрес очередной ИК команды, совпадающий с кодом на выходе поля 1.3 БПИ 1. Остальные элементы модуля при выполнении

ИК формата Ф2 состояния не меняют.

Реализация модулем ИК ветвления (формат ФЗ) отличается от реализации линейной ИК лишь тем, что значение младшего разряда адреса очередной ИК будет определяться в мультиплексоре

5 тем ЛУ, код которого поступил на его адресный вход. Если значение ЛУ нулевое, то и младший разряд адреса очередной MK нулевой, т,е. совпадает со значением соответствующего разряда на выходе 28 поля 1.3 БПИ 1. Если значение ЛУ не нулевое, то значение младшего разряда очередной ИК определяется мультиплексором 5 ЛУ как единичное. Выполнение модулем любых линейных MK и ИК ветвления в рабочем режиме осуществляется аналогично описанному.

Отработав свою часть алгоритма, модуль передает управление другому, например i-му, модулю системы. Но перед этим он проверяет его работоспособность, переходя в режим короткой, т.ео одномодульной проверки (ом.фиг. 3). Модуль переходит в данный режим с момента записи в регистр

2 аДреса ИК с форматом Ф4. Единичный сигнал метки И2 с выхода поля 1.2

БПИ 1 поступает íà I-вхоц IK-триггера 11, на разрешающие запись управляющие входы триггера 12 вида проверки, 58634 6 регистр 7 выхода из цикла и 8-проверки, а также обнуляюг;ий вход регистра

3 микроопераций. Иультиплексор 5 ЛУ по

5 нулевому коду ЛУ с выхода поля 1.4

БПИ 1 пропускает на свой выход значение сигнала с выхода 28 младшего разряда контрольного адресного кода с выхода поля 1.3 БПИ 1. Дпя реализации короткой проверки значение младшего разряда поля 1,3 БПИ 1 в ИК формата

Ф4 программируется нулевым. Т.о., на информационном входе триггера 12 ви- да проверки будет присутствовать нулевой сигнал с выхода 28 поля 1.3 адреса БПИ 1, определяющий, что проверка будет короткой. По переднему фронту л очередного тактового импульса „со входа 22 модуля IK-триггер 11 переI ходит в единичное состояние. По заднему фронту того же импульса ь в реп гистре 7 выхода из цикла записывается адрес ИК передачи управления проверяемому модулю (ИК формата Фб), в ре гистр 8 проверки записывается четный контрольнь|й адресный код. Триггер 12 вида проверки остается в нулевом состоянии. Единичный сигнал с выхода

IK-rp .-.ера 11 разрешае" работу счетчика 9 в счетном режиме. По заднему фронту очередного тактового импульса a содержимое счетчика 9 увеличивается на единицу, а содержимое регистра 3 микроопераций. не изменяется, 35 т.е ° остается нулевым. IIo очередному тактовому импульсу в регистр 2 адреса запишется контрольный адресный код короткой проверки. По этому коду из БПМ 1 считывается ИК формата Ф5 (см.рис.4). Это первая ИК проверки.

i-ro модуля. Ециничный сигнал метки

И1 с выхода поля 1.1 БПИ 1 разрешает работу демультиплексора б. По этому же сигналу мультиплексор 4 адреса

45 формирует на информационном входе регистра 2 нулевой адресный код, т.к ° и на втором и на третьем информационных входах мультиплексора 4 коды нулевые. С выхода поля 1.4 БПИ 1 на адресный вход демультиплексора 6 поступает код номера проверяемого модуля, т.е. двоичный код числа "i" ° По этому коду демультиплексор 6 пропускает контрольный для i ãî модуля адресный код с выхода поля 1.3 БПИ 1 на

55 соответствующий з -му модулю выход группового выхода 26 модуля. Этот код поступает далее на соответствующий рассматриваемому модулю вход группо1758634 вого входа 25 i.-го модуля, который, как и все неработающие модули системы, находится в режиме ожидания. Иультиплексор 4 адреса i-го модуля по единичному сигналу метки И1 на своем первом адресном входе пропускает контрольный адресный код с выхода блока элементов ИЛИ 16 на инАормационный вход регистра 2 адреса. По 10 очередным тактовым импульсам 0 и ь ни в рассматриваемом, ни в i-м модуле никаких изменений не происходит, .кроме очередного увеличения в рассматриваемом модуле содержимого счет-1$ чика 9 на единицу. По очередному так товому импульсу 1., в регистр 2 i-го модуля записывается контрольный адресный код, сАормированный рассматриваемым модулем. В регистр 2 рассмат20 риваемого модуля по этому же импульи

\ су q запишется нулевой код. С выхода hill 1 рассматриваемого модуля считывается нулевая ИК {ИК формата

Ф1), мультиплексор 4 адреса при этом пропускает на свой выход адресный код с выхода блока элементов ИЛИ 16, т.к. на входе 19 модуля код команды в этот момент должен отсутствовать.

С выхода же БНИ 1 i-го модуля, если не было искажений, считывается МК формата Ф5. В ее поле 1.4 записан код рассматриваемого модуля, а в поле 1.3 записан контрольный адресный код инверсный контрольному

35 коду, хранимому в регистре 8 проверки рассматриваемого модуля. Процедура вьпголнепия ИК формата Ф5 уже была подробно рассмотрена. 1-й модуль передает контрольный адресный код с выхода поля 1.3 своего БПМ 1 на соответствующий i-му модулю вход группового входа 25 рассматриваемого модуля. По очередному тактовому импульсу 9 счетчик 9 в рассматриваемом с; модуле увеличивает содержимое на еди-ницу. По очередному тактовому импульсу <., контрольный адресный код, сформированный 1-м модулем, записывается в регистр 2 рассматриваемого модуля, @0

i-й же модуль по этому же импульсу 0 переходит в режим ожидания. Если контрольный адресный код от 1. гo модуля записался в регистр 2 рассматривамого модуля без искажений, то с выхода БПИ 1 рассматриваемого модуля

55 начинает считываться вторая ИК проверкп i-го модуля. Эта МК также формата Ф5. Отличие ее от первой ИК состоит лишь в контрольном адресном коде, записанном в поле 1,3, который является инверсным аналогичному коду в поле 1.3 первой И(проверки i-ro модуля (см.Аиг. 5). Реализация рассматриваемым модулем второй ИК проверки i-го модуля с последующим переходом в режим ожидания, реакция i-го модуля на второй контрольный адресHei код от рассматриваемого модуля, аналогичны описанным. Если искажений при передаче контрольных кодов и работе модулей не произошло, то второй ответный контрольный адресный код, формируемый i модулем, для рассматриваемого модуля должен совпасть с контрольным кодом, хранимым в регистре 8 проверки в рассматриваемом модуле, Контрольный адресный код, формируемый i-м модулем, в ответ на вторую

ИК проверки i-го модуля, считанную из рассматриваемого модуля, поступает с соответствующего i-му модулю входа группового входа 25 рассматриваемого модуля на информационный вход регист-, ра 2 адреса и вторую группу входов схемы 14 сравнения (с выхода БПМ 1 рассматриваемого модуля в этот момент считывается NK формата Ф1). Очередной тактовый импульс увеличивает содержимое счетчика 9 в рассматриваемом модуле до критического значения

Укр,кор., соответствующего режиму короткой проверки, Дешифратор 10 прн поступлении на его вход с выхода счетчика 9 кода, соответствующего

Укр.кор., формирует единичный сигнал на своем первом 101 выходе. Т,к. триггер 12 вида проверки при короткой проверке находится в нулевом состоянии, то на выходе коммутатора

15, с появлением единичного сигнала на выходе 10. 1 дешифра..ора 10, также появляется единичный сигнал — сигнал Проверка". Этот сигнал поступает на К-вход IK-триггера 11, и рвый вход элемента И 17, второй адресный вход мультиплексора 4 адреса, второй вход элемента И-HE 18 и разрешающий запись управляющий вход триггера 13 ошибки. Иультиплексор 4 адреса по сигналу "Проверка" на своем втором адресном входе пропускает на ехоп регистра 2 адресный ход с выхода регистра 7 выхода из цикла. Контрольный адресный код от i-го модуля с выхода блока элементов ИЛИ 16 т.о. мультиплексором 4 адреса.по окончании

9 1758634 10 короткой проверки игнорируется. Если второй контрольный адресный код от

i-го модуля не совпадает с контроль-ным адресным кодом в регистре 8 IIpo» верки, то схема 14 сравнения иа момент появления сигнала Проверка " сформирует нулевой сигнал. Элемент

И-НЕ 18 при этом сформирует на своем инверсном выходе единичный сигнал, который при единичном сигнале "Проверка" т,о. означает .ошибку в результате проделанной диагностической процедуры. По очередному тактовому импульсу в случае ошибки произойдет следуюцее, В триггер .13 ошибки запишется

"единица" с выхода элемента И-НЕ 18.

В регистр 2 запишется адресный код выхода из цикла проверки, хранимый в регистре 7. Однако регистр 2 будет тут же обнулен сигналом ошибки, поступившим на R- âõîä регистра 2 с выхода триггера 13 ошибки. Сигнал ошибки с выхода триггера 13 поступит также на выход 27 ошибки рассматриваемо- 25 го модуля, информируя о неудачном исходе проверки. Рассматриваемый мо дуль зависает в таком состоянии до устранения неисправности и повторного пуска. Сброс триггера 13 ошибки в пулевое :..= стояние после устранения неисправности производится сигналом со входа 29 сброса ошибки модуля.

В случае если же ошибки при проверке не произошло, то после формирования коммутатором 15 сигнала "Проверка, по очередному тактовому импульсу с,, в триггер 13 ошибки эапи-п шется нулевой сигнал с выхода элемента И-НЕ 18, а в регистр 22 запишет-40 ся адресный код с выхода регистра 7 выхода из цикла проверки.

При любом исходе проверки i-го модуля по очередному тактовому импульсу < П(-триггер 11 обнуляется, что 45 л говорит о конце проверки и запрепает дальнейшую работу счетчика 9, Кроме того, элемент И 17 по этому же имл пульсу формирует короткий импульс, обнуляюций счетчик 9 и регистр 7 выхода из ° цикла.

Если триггер 13 ошибки после короткой проверки остался в нулевом состоянии, т.е. i-й модуль готов принять управление от рассматриваемо го, то с момента записи в регистр 2 адресного кода, хранимого в регистре

7 выхода из цикла проверки, рассматриваемый модуль переходит в режим передачи управления i-иу модулю. По этому адресному коду из БПИ 1 считывается ИК формата Ф6. Ее вь полнение аналогично реализации модулем ИК формата Ф5. Отличие состоит лишь в следуюшем. >-му модулю передается не контрольный адресный код, а адреспнй код управления (ЛКУ) . Кроме того, по очередному импульсу зв регистр 3 микроопераций может бить записан последний от рассматриваемого модуля микрооперационный код, которнй может информировать объект управления системы о передаче управляюцих функций

i у модулю. Заметим также, что при выполнении ИК формата Ф6 в отличие от ИК формата Ф5 IK-триггер 11, триггер 12 проверки, счетчик 9, регистры

S проверки и 7 выхода из цикла проверки находятся в нулевом состоянии.

По очередному тактовому импульсу 6, в регистр 2 рассматриваемого модуля запишется нулевой код, в регистр 2 ,i-ro модуля запишется ЛКУ. Рассматриваемый модуль переходит в режим ожидания, à i-й модуль — в рабочий режим.

Каждый модуль системы содержит в

БПИ 1 микропрограмму своей работы в режиме длинной проверки. Управляющая система переходит в этот режим с момента записи в регистр 2 любого из ее модулей адреса МК перехода в этот режим. Такая ИК имеет формат Ф4 . Пример диагностических микропрограмм длинной гфоверки и их взаимодействие для управляюшей системы из трех модулей проиллюстрирован на рис. 6. В данном случае диагностическая микропрограмма в каждом модуле состоит из двух МК, Все эти ИК имеют формат Ф5. Реализация ИК перехода в режим длинной проверки аналогична описанной ранее реализации ИК формата Ф4 в режиме короткой проверки, Отличие состоит лишь в том, что в поле 1.3 NK формата Ф4 при длинной проверке контрольный адресный код должен быть нечетным т е его младший разряд должен быть единичным.

При этом в триггер 12 вида проверки по очередному импульсу запишется

"единица", а не "нуль как при короткой проверке. Единичный сигнал с выхода триггера 12 разрешит формирование коммутатором 15 единичного сигнала пПроверка только после поступления на него единичного сигнала со второго 10.2 выхода дсшнфратора 10.

1758634

В режиме длинной проверки все модули системы поочередно, по замкнутой цепочке обмениваются контрольными адресными кодами друг с другом. Однако, если при .короткой проверке обмен контрольными адресными кодами осуществляется дважды, то при длинной проверке только один раз. После того, как каждый модуль обменяется со все- 1тт мтт остальными модулями системы контрольными адресными кодами, т.к. цепочка замкнута, последняя передача контрольного адресного кода при отсутствии. ошибок должна произойти в модуль, который инициировал длинную проверку. Причем этот последний контрольный адресный код должен быть ад- ( ресом первой МК формата Ф5, с кото- рой началась длинная проверка. Этот 2тт код хранится в регистре 8 проверки инициттрующего модуля куда он был записан при реализации МК перехода в режим длинной проверки. В этот момент, когда в модуль инициатор длин- 25 ной проверки должен прийти последний контрольный адресный код, дешифратор

10 по коду с выхода счетчика 9 формирует на своем выходе 10.2 единичный сигнал, по которому коммутатор t5 0 формирует единичный сигнал "Проверка".

Далее работа модуля системы полностью аналогична работе модуля после формирования сигнала. "Проверка" в режиме короткой проверки. Модуль инициатор длинной проверки либо формирует сигнал ошибки и зависает до устранения неисправностей, либо выходит из цикла проверки по адресу, хранимому в регистре 7. 40

Формула и зобр ет ения

Программный управляющий модуль с контролем, содержащий блок памяти микрокоманц, регистры адреса и микро- 5 команд, мультиплексоры адреса и логических условий, демультиплексор„ блок элементов ИЛИ, причем выход поля метки М1 блока памяти микрокоманд соединен с управляющим входом демульти- 56 ттлексора и первым адресным входом мультиплексора адреса, выход которого соединен с информаттттонным входом регистра .адреса, выход младшего разряда поля адреса блока памятИ микро- 55 команд соединен с младшим разрядом информационного входа мультиплексора логических условий, выход которого соединен с младшим разрядом первой груттттьт информационных входов мульттшлексора адреса, выход старших разрядов поля адреса блока памяти микрокоманд соединен со старшими разрядами первого информационного входа мультиплексора адреса, выход поля адреса блока памяти микрокоманд соединен с информационным входом демультиплексора, выходы которого обРазуют групповой выход передачи управления модуля, выход. поля кода логических условий блока памяти микрокоманд соединен с адресными входами мультиплексора логических условий и демультиплексора, вход логических условий модуля соединен со cTBpLIHMH разрядами информационного входа мультиплексора логических условий, групповой вход передачи управления модуля образует группу входов блока элементов ИЛИ, группа выходов которого соединена с второй группой информационных входов мультиплексора адреса, вход кода команды модуля является третьей группой информационных входов мультиплексора адреса, выход регистра адреса соединен с входом блока памяти микрокоманд, выход ттоля микро-операций которого соединен с информатвтонньтм входом регистра микрооперациА, первый и второй входы синхрони= зации модуля соединены с си1тхровходами соответственно регистров адреса и микроопераций, выход регистра микроопераций является выходом микроопераций модуля, о т л н ч а ю шийся тем, что, с целью повышения достоверности его функционирования в составе управляющей системы путем обеспечения возможности самодиагностирования, он дополнительно содержит регистры выхода из цикла и проверки,.счетчик импульсов, дешифратор, IK-триггер, триггеры вида проверки и олыбки, схему сравнения„ коммутатор, элементы И, И-НЕ, причем выход поля микроопераций блока памяти микрокоманд соединен с информационным входом регистра выхода из цикла, группа выходов которого со» единена с четвертой группой информационных входов мультиплексора адреса, выходы полей метки М2 и адреса блока памяти микрокоманд соединены соответственно с управляющим и информационным входом регистра проверки, группа выходов которого и группа выходов блока элементов ИЛИ соединены соот1758634 ветственно с первой и второй группами входов схемы сравнения, выход поля метки М2 блока памяти микрокоманд соединен с управляющими входами триг5 гера вида проверки, регистра выхода из цикла, с обнуляющим входом регистра микроопераций и с I-входом IK-триггера, выход которого соединен с управляющим входом счетчика импульсов, 10 второй вход синхронизации модуля соединен со счетным входом счетчика импульсов, выход которого соединен с входом дешифратора, первый и второй выходы дешифратора соединены соответ- 15 ственно с первым и вторым информационными входами коммутатора, выход младшегб разряда поля адреса блока памяти микрокоманд соединен с информационным входом триггера вида проверки, выход которого соединен с первым инверсным и вторым прямым управляющими входами коммутатора, выход коммутатора соединен с вторым адресным входом мультиплексора адреса, с управляющим входом триггера окп бкл, с К-вх дом 1К-триггера, с первым входом элемента И, выход которого соединен с обнуляющнми входами счетчика и регистра выхода из цикла, выходы схемы сравнения и коммутатора соединены соответственно с первым и вторым входами элемента И-НЕ, выход которого соединен с информационным входом триггера ошибки, вход сброса ошибки модуля является обнуляющим входом триггера ошибки, выход которого соединен с обнуляющим входом регистра адреса и выходом ошибки модуля, третий вход синхронизации модуля соединен с вторым входом элемента И и синхровходами р егис тр о в проверки выхода из цикла, IK-триггера, триггера вида проверки. первый вход синхронизации модуля соединен с входом синхронизации триггера ошибки.

1758634

1 7 )И6 34

1 758б34 е Составитель П.Марков

Редактор. И.Сегяяник Техред 11.Моргентал Корректор А.Ворович

Заказ 3000 . Тираж, Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101