Устройство для обнаружения ошибок в регистре сдвига

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении контролируемых систем. Цель изобретения - расширение области применения устройства . На первый блок 2 определения четности заводятся выходы всех разрядов контролируемого регистра 1 сдвига, который представляет собой сигнатурный анализатор, и выход триггера 9 четности, где формируется предсказанный сигнал четности. Единичный сигнал с выхода блока 2 через элемент ИЛИ 5 поступает на информационный вход триггера 8 ошибки, формируя сигнал неисправности на выходе 15 устройства. Работа сумматора 17 по модулю два контролируемого регистра 1 дублируется вторым блоком 3 определения четности, единичный сигнал с выхода которого через элемент ИЛИ 5 также поступает на вход триггера 8 ошибки. Начальная установка триггера 9 четности осуществляется с помощью элементов И 6, 7. Изменение состояния триггера 9 при сдвиге информации в контролируемом регистре 1 осуществляется с помощью сумматора 4 по модулю два. 1 ил. (Л С

Ы. 1756892 А 1 сОюз сОВетских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)ю. G 06 Г 11/08, G 11 С 29/00 госудАрствеиный комитет по изОВ етениям и открытиям пги гкйт ссср

СПИСАНИЕ ИЗОБРЕТЕНИЯ

К ЛВ О С ОМ СВИДЕтЕЛЬС ВЧ

1 . 2 (21)4824830/24 ...: ставляет собой сигнатурнйй анализатор, и (22) 14.05.90 выход триггера 9 четности, где формируется

{46) 23.08.92. Бюл, N. 31 - : : предсказанный сигнал четности. Единич(72) Г.И.Климович и С;НЛобков ный сигнал с выхода блока 2 через элемент (56) Авторское свидетельство СССР ., -. ИЛИ 5 поступает на информационный вход

М 1048477, кл, 6 06 Р 11/08, 1982, :: триггера 8 ошибки, формируя сигнал неиспАвторское свидетельство СССР - . равности на выходе 15 устройства. Работа

N. 710043, кл,606.F11/08, 1978, сумматора 17 по модулю два контролируе(54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ мого регистра 1 дублируется вторым блоком

-:ОШИБОК В РЕГИСТРЕ СДВИГА . 3 определения четности, единичный сигнал (57) Изобретение относится к автоматике и: с выхода которого через элемент ИЛИ 5 вычислительной технике и может быть ис- также поступает на входтриггера 8 ошибки, пользовано при построении контролйруе-- Начальная установка триггера 9 четности мых систем. Цель изобретения — . осуществляется с помощью элементов И 6, расширение области применения устройст- .. 7. Изменение состояния триггера 9 при ва. На первый блок 2 onðåäåëåèèÿ четности сдвиге информации в контролируемом реги- 3 заводятся выходы всех разрядов контроли- стре 1 осуществляется с помощью сумматоруемо«о регистра 1 сдвига, который пред- ра 4 по модулю два. 1 ил.

Ф

1756892

;. 3

Изобретение относится к автоматике и на его счетном входе. Такая необходимость вычислительнои т хнике и е ике и может быть ис- может возникнуть, если сдвиг содержимого пользовано при построении контролируе- регистра (для определенности положим, что мых систем. сдвиг осуществляется в сторону старшего

Целью изобретения является расшире- 5 разряда) приводит к изменению четности содержимого регистра 16 и триггера 9 четка чертеже приведена функциональная ности, Если при сдвиге содержимого реги-.

, схема устройства, стра 16 "утеряно" (сдвинуто) значение

Устройство содержит контролируемый старшего разряда, равное "1" ("0"), а в младрегистр 1, первый 2 л второй 3 блоки опре- 10 ший разряд заносится значение "0" (" "), то деления четности, сумматор 5 по модулю "для сохранения четности содержимого сисдва, элемент ИЛИ 5, элементы И 6 и 7, триг- темы регистр 16 — триггер 9 четности необгер 8 ошибки триггер 9 четно"ти, тактовый ходимо заменить состояние последнего на

1 вход 10, параллельный информационный противоположное. вход, вход стро а

11, х 12 ст оба записи и последова- 15 Гаким образом, по фронту импульса, потельный информа ионн формационный вход 13 контро- даваемого на тактовый вход 10 устройства, лируе лого регистра, вход

1 вход 14 йетности происходит сдвиг содержимого регистра 16 устройства, выход ус

15 устройства, сдвиговый сдвига и синхронизация записи информа4 по регистр контр

16 "„ олуруемого регистра 1, ции, подаваемой с выхода сумматора по геа9 сумматор 17 по модулю два контролируемо- 20 модулю два на счетный вход триггера четности. По спаду тактового импульса го регистра 1.

Контролируемый регистр 1 сдвига пред- происходит запись информации по инфорставляетсобойсиlèaòóðíûé анализатор, ко- мационному входу в триггер 8 ошибки, Если с игового peru c-ра 16 и переходы регистра 16 иэ состояния в состосумматора 17 по модулю два, с помощью 25 яние выполняются верно, то на выходе перкот рот О о осуществляется сложение по мо- вого блока 2 определения четности дулв два содержимого

"о ожимого разрядов, участвую- поддерживается нулевои сигнал и тр р ии.П и щих в оГзратнои свя

5 вязи и под"че результата ошибки остается в нулевом состоянии. ри сложения на вход младшего разряда реги- возникновении ошибки в переходах регист30 ра 16 контролируемого регистра 1 нарушаУстройство работает следующим абра- ется четность его содержимого и три р

rre э 9 четности, что переключает триггер 8 ошибки

Информация в пара

И ф " араллельном коде вы- в единичное состояние, которое вызывает

15 ставляется на параллельном ин т, ьноминформацион-: появление сигнала ошибки на выходе ном входе устроиства, и и

11 а, при этом на вход 35 устройства. B этом случае, когда возникает ройства подается бит, до- ошибка в работе сумматора 17 по модулю

14 четности устройства п д полняющий параллельный к ллельный код нэ входе 11 два. входящего в состав контролируемого устройства до четности. з в . В а исимости от . регистра 1. сдвига с линейными обратными значения бита четности открывается либо связями, на выходе второго блока 3 опредеэлемент И 6, ли о элемент

И 6, б ент И 7, По единич- 40 ления четности появляется единичный сигющему на вход 12. нал несравнения, который через элемент строба записи устройства, информация с ИЛИ 5 поступает на информационный вход параллельного информационного ф м ионного входа 11 триггера 8 ошибки и rto сйэду тактового имустройства заносится в регистр регистр 16 контро- пульса на выходе 15 устройства появляется лируемого регист ре истра 1 сдвига, сбрасывается 45 единичный сигнал ошибки. т в соста(устанавливается в нулев нулевое состояние) триг- При использовании устроиства в

""CBT гер 8 ошибки и триггер 9 четности перехо- . ве системы встроенного контроля V»CB дит в состояние, дополняющее состояние сигнал с выхода 15 может быть подан на регистра до четности.

16 етности. Первый блок2оп- - вход прерйвания микропроцессора, котоределения четности вычи вычисляе- четность 50 рь,й, прекратив выполнение основной просодержимого регистра и т с 16 риггера 9 чет- граммы, переходит к программе обработки ности, Если содержимое ч, Е оечетно то на инфор- прерывания для выявления причин его возмационный вход триггера 8 ошибкл через" никновения, элемент по ту

ИЛИ5 ст паетнулевой сигнал, в В устройстве предусмотрена возможЛЯ ЭТОГО и ротивном случае — ед и — единичный, По фронту 55 ность организации самоконтроля. Дл тактового импульс, и аьсэ поступающего на вход одновременно с подачей информации на па11 ст10 устройства, происходит ро сходит сдвиг содер- раллельный информационный вход устжимого регистра, э такж

16 акже изменение ройства на вход 14 четности устроиства состояния триггера четност

- 9 е но"ти на противо- необходимо принудительно подать сигнал положное при наличии един и единичного сигнала ("1" или "0"), дополняющий до нечетности

1756892 . 6

c целью расширения .области применения. ва. Тогда по спаду тактового импульса на устройства. в него введены элемент ИЛИ и выходе 15 устройства вырабатывается сиг- триггер ошибкй, причеМ выходы первого и нал ошибки, который свидетельствует о ра- второго блоков определения четности соеботоспособности основных цепей контроля 5 динены с соответствующими входами элемента ИЛИ, выход которого соединен с устройства

В том случае, когда регистр сдвига с информационным.входомтриггера ошибки, линейными обратными связями работает в выход которого являетСя выходом устройстрежиме сигнатурного анализатора, инфор- ва, тактовые входы триггера четности и триггера ошибки объе динены и образуют следовательный информационный вход 13 тактовый вход устройства для подключения. устройства, на который в режиме генерато- к тактовому входу контролируемого регистра псевдослучайной последовательности ра, первый вход первого элемевта И, пряподается константный сигнал.. . мой вход второго элемента И и нулевой вход

Таким образом, при использовании ус- 15 триггера ошибки объединены и образуют верку правильности его функционирования 20 нулевым входами триггера четности, прямой выход которого соединен с (m+1)-M информационным входом первого блока как на этапе производства, так и при эксплуатации в составе системы встроенного контроля МСВТ или системы кодирования и определения четности,j-еинформационные декодирования информации.::: входы второго блока определения четнбсти образуют второй параллельный информаРасширение функциональнык возмож- 25 ностей предлагаемого устройства позволит проводить контроль как обычного регистра, ционный вход устройства для подключения к разрядам параллельного выхода контротак и сдвигового регистра с обратными свя-" пируемого регистра, участвующим в образозямиспомощьюоднихитехжеаппаратных вании обратной связи (1 j r), где r— число разрядных выходов контролируемого регистра. участвующих 8 образовании 06ратной связи), (r+1)-й информационный вход

Формула изобретения

Устройство для обнаружения ошибок в второго блока определения четности обрарегистре сдвига, содержащее два блока ort-. зует первый последовательный информациределения четности, сумматор по модулю 35 онный вход устройства для подключения к два, два элемента И и триггер четности, последовательному информационному вхопричем 1-е информационные входы первого ду контролируемого регистра, второй инблока определения четности(1 i in), где. формационный вход сумматора пб модулю два и (г+2)-й информационный вход второго

m — разрядность контролируемого регистра) блока определения четности объединены и образуют второй последовательный информационный вход устройства дпя к параллельному информационному выходу раллельногр информационного входа устсоединен со счетным входом триггера четройства для подключения к параллельному ности, второй вход первого элемента И и информационнбму выходу контроли зуемо- . инверсный вход второгО элемента И подго регистра, о т л и ч а ю щ е е с я тем, что, кпючены к входу четности устройства.

50 б

Составитель В.Гричнев

Техред M.Ìîpreíòàë Корректор M.Ïåòðîâà

Редактор И.Дербак

Заказ 3089 Тираж - . Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101

5 кодовую комбинацию на входе 11 устройстмация от объекта контроля поступает на по- 10 тройства возможно обнаруживать ошибки в . работе регистра сдвига с линейными обрат: ными связямй, что позволяет с достаточно большой эффективностью производить ripoсредств..:-.:-:::.. 30 образуют первый параллельный информа- 40 ционный вход устройства для подключения: контролируемого регистра, первый информационный вход сумматора по модулю два подключен к старшему разряду первого па.- 45 установочный вход устройства для подключения к входу записи контролируемого регистра, выходы первого и вторбго элементов

И соединены соответственйо с единичным и подкл ючения к последовательному информационному выходу контролируемого реги- стра, выход сумматора по модулю два

Устройство для обнаружения ошибок в регистре сдвига Устройство для обнаружения ошибок в регистре сдвига Устройство для обнаружения ошибок в регистре сдвига 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано для хранения больших объемов информации с высокими требованиями к достоверности записываемой и считываемой информации

Изобретение относится к вычислительнрй технике и предназначено для контроля полупроводниковых оперативных запоминающих устройств

Изобретение относится к вычислительной технике, в частности к полупроводниковым запоминающим устройствам

Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств повышенной надежности

Изобретение относится к вычислительной технике, а именно к устройствам контI роля запоминающих устройств, и может быть использовано для повышения надежности запоминающих устройств

Изобретение относится к вычислительной технике и может быть использовано для создания надежных оперативных запоминающих устройств Цель изобретения - повышение надежности работы устройства за счет возможности исправления ошибок и дефектов Оперативное запоминающее устройство содержит входной регистр 1 данных , регистр 2 адреса, блок 3 памяти, выходной 4 регистр данных, блок 5 сравнения блок 6 анализа ошибок, триггер 7, блок 8 синхронизации, информационные 9 и адресные 10 входы, входы записи 11 и считывания 12, контрольный 13 и информационные выходы 14

Изобретение относится к области вычислительной техники, а именно к устройствам контроля запоминающих устройств, и может быть использовано для повышения надежности запоминающих устройств

Изобретение относится к вычислительной технике и может быть использовано в оперативных запоминающих устройствах

Изобретение относится к области выделительной техники

Изобретение относится к вычислительной технике и может быть использовано при проектировании арифметических устройств универсальных и специализирован- - ных ЭВМ для умножения нормализованных чисел

Изобретение относится к вычислительной технике и может быть использовано при построении диагностируемых систем

Изобретение относится к цифровой вычислительной технике и может использоваться для автоматизированного контроля блоков ЦВМ, содержащих микропроцессорные БИС

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля различных дешифраторов

Изобретение относится к вычислительной технике и может быть использовано при построении системы обмена данными между ЭВМ или между модулями многопроцессорных вычислительных комплексов

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах передачи данных

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных устройствах с повышенной достоверностью обработки информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем обмена информацией между вычислительными машинами

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов
Наверх