Пороговый декодер сверточного кода

 

Изобретение относится к технике связи и предназначено для использования в аппаратуре передачи дискретной информации Целью изобретения является повышение помехоустойчивости устройства. Устройство содержит кодеры, анализаторы синдрома , пороговые обнаружители, сумматор по модулю два, регистр сдвига, блок задержки информационной последовательности и корректор ошибок. Это позволяет полностью использовать его для широкого класса как самоортогональных, так и ортогонализй р уе мы х сверточных кодов. 2 ил 5 табл.

союз сОВетских

СОЦИАЛ ИСТИЧ Е СКИХ

РЕСПУБЛИК (51)5 Н 03 M 13/12

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

В (21) 4904738/24 (22) 22.01.91 (46) 15.12.92. Бюл. N. 46 (72) Ю.В.Щербина (56) Авторское свидетельство СССР

¹. 1443180, кл. Н 03 M 13/12, 1986.

Авторское свидетельство СССР

N 964999,,кл. Н 03 М 13/12, 1981. (54) ПОРОГОВЫЙ ДЕКОДЕР СВЕРТОЧНОГО КОДА (57) Изобретение относится к технике связи и предназначено для использования e annaИзобретение относится к технике связи и предназначено для использования в аппаратуре передачи дискретной информации.

Известно устройство для декодирования сверточных кодов, содержащее кодер, анализатор синдрома, блок запрета коррекции, блок обнаружения пакетов ошибок и другие элементы, позволяющие обнаруживать пакеты ошибок и прерывать на некоторое время коррекцию для.прекращения возможного размножения ошибок. Его недостатком является низкая эффективность из-за неточного определения границ раСпо. ложения пакета ошибок.

Известно устройство для порогового декодирования сверточных кодов, содержащее регистры сдвига, сумматоры по модулю два, пороговый элемент и ключ, разрывающий обратную связь в синдромном регистре в случае возникновения эффекта размножения ошибок. В этом случае глубина размножения ограничивается длиной кодового ограничения используемого кода. Его недостатком является ограниченный класс кодов. Ж 1781825 А1 ратуре передачи дискретной информации.

Целью изобретения является повышение помехоустойчивости устройства. Устройство содержит кодеры, анализаторы синдрома. пороговые обнаружители, сумматор по модулю два, регистр сдвига. блок задержки информационной последовательности и корректор ошибок. Это позволяет полностью использовать его для широкого класса как самоортогональных, так и ортогонализйруемых"сверточных кодов. 2 ил.. 5 табл. для которых оно применимо (устройство и редн аз начено в о сновйом для самоортогональных сверточных кодов).

Наиболее близким по технйческой сущности к предлагаемому устройству является пороговый декодер сверточного кода, содержащий последовательно соединенные кодер, первый анализатор синдрома первый пороговый обнаружитель первый блок запрета коррекции. выход которого "подключен к соответствующему входу анализатора синдрома, а также блок обнаружения пакетов ошибок и последовательно соединенные второй пороговый обнаружитель и второй блок запрета коррекции, выход которого подключен к первому входу корректора ошибок, при этом к входу блока обнаружения пакетов ошибок подключен выход первого блока запрета коррекции, а выход блока обнаружения пакетов ошибок к входу управления коррекцией, выход которого подключен к второму входу первого блока запрета коррекции непосредственно и через блок задержки сигналов управления — ко

1781825 второму входу второго блока запрета коррекции, а выход второго блока запрета коррекции подключен к соответствующим входам дополнительного анализатора синдрома, при этом вход корректора ошибок соединен с выходом кодера через блок задержки информационной последовательности, а выходы кодера соединены с соответствующими входами блока задержки, Недостатком устройства является его низкая помехоустойчивость .

В известном устройстве вывод о возникновении эффекта размножения ошибок делается по частоте единичных символов на выходе порогового элемента формирующего символы вектора ошибок (символы коррекции). В случае превышения этой величиной некоторого порогового значения, как правило равного корректирующей способности кода, запрещается коррекция информационной последовательности, задержанной на некоторое время в регистре сдвига, Поскольку устройство может корректировать значительную часть ошибок, кратность которых превышает кратность гарантийно корректируемых ошибок, известное устройство в этом случае будет запрещать коррекцию и, по сути дела, вносить ошибку.

Целью изобретения является повышение помехоустойчивости за счет изменения алгоритма обнаружения пакетов ошибок.

Поставленная цель достигается тем, что в устройство, содержащее последовательно соединенные кодер, блок задержки информационной последовательности и корректор ошибок, а также первый анализатор синдрома, один из выходов которого подключен к соответствующему выходу кодера, а другой является входом устройства, при этом его выходы подключены к входам первого порогового обнаружителя, выход которого подключен к входу первого анализатора ошибок, а также второй анализатор синдрома, выходы которого подключены к соответствующим входам второго порогового обнаружителя, выход которого подключен к соответствующему входу вто-, рого анализатора синдрома, введен второй кодер, сумматор по модулю два и регистр сдвига, при этом выход первого порогового, обнаружителя подсоединен к соответствующему входу второго кодера, первый выход которого подсоединен к соответствующему входу второго анализатора синдрома, а второй его выход подсоединен к первому входу сумматора по модулю два и входу регистра сдвига, при этом второй вход сумматора по модулю два подсоединен к выходу второго порогового обнаружителя, а его выход подДля подтверждения сказанного рас35 смотрим следующий пример ортогонализируемого кода, имеющего кодовую скорость

R = 1/2 и образующий полином f(D) = 1+ D

+ D + D + D +0 . На фиг2 приведен фрагмент схимы устройства, включающий

40 некоторые блоки и связи между ними, являющиеся общими для известного и предлагаемого устройства, Символы информационной последовательности 1(0) вместе с символами аддитивной шимовой

45 последовательности Е1(0) поступают на вход кодера 1 где происходит их умножение на образующий полином f(D). В результате получается последовательность Z(D) вида:

Z(D) = l(D)f(D) + E<(D)f(D)

50 Эта последовательность поступает на вход анализатора синдрома 2, где складывается с символами проверочной последовательности P(D) и наложенной на них аддивной шумовой последовательностью

55 Ez(0) в результате чего получается последовательность символов синдрома S(0) вида

S(D) = P(0) + Е2(0) + l(D)f(D) + Е 1(0) (о), Учитывая, что

Е(0) = l(D)f(D), 5

30 соединен к соответствующим входам первого и второго анализаторов синдрома, второго кодера и регистра сдвйга.

Достоверность достижения поставленной цели подтверждается следующим. В известном устройстве вывод о возникновении пакета ошибок, приводящего к их размножению, делается при увеличении частоты единичных символов коррекции, поступающих с выхода первого порогового обнаружителя, Если их число превышает некоторое пороговое значение N, фиксируется факт размножения ошибок и запрещается их коррекция в предварительно задержанной информационной последовательности, Проблема заключается в правильном выборе порогового значения N. Если его выбрать на единицу больше кратности гарантийно исправляемых ошибок, N = J/2+1, где J — число независимых ортогональных проверок в данном коде, устройство не позволяет исправлять значительную часть ошибок, которые могли бы быть исправлены, так как при пороговом декодировании, исправляется значительное число ошибок и более высокой кратности, конфигурацию которых учесть заранее практически невозможно, Если же выбрать значение порога N несколько больше кратности гарантийно исправляемых кодом ошибок, декодер будет

"пропускать" значительную часть размноженных ошибок, 1781825 вом. 8 этом случае, на выходе порогового обнаружителя будут появляться символы коррекции, последовательность которых

E(D), в точности совпадает с последовательностью E>(D) накладываемых в канале связи на информационную последовательность ! (О). При этом каждый единичный символ корректирующей последовательности Ei(0) по цепи обратной связи поступает на соответст0 вующие входы анализаторов синдрома, корректируя символы последовательности S(D).

Если ошибка корректируема, значит единичные символы принадлежащие последовательности Ez(D), в данном случае не оказывают влияния на правильность формирования последовательности E (0), отсюда следует, что умножим ее на образующий полинам f(D), мы получим новый синдром S (D). анализ которого дает тот же вектор Е1(0), Этот синдром будет иметь вид:

Я*(0) = E>(0)f(0)

Проанализировав этот синдром мы получим новую последовательность Е1(0), которая, в случае исправляемой ошибки будет совпадать с последовательностью Е1(0). Если же ошибка некорректируема, неверно будет производится коррекция синдрома S(0) и возникшее размножение ошибок приведет к неравенству последовательностей Ei(0) и

Е1(0) и, следовательно, к неравенству последовательностей Е1(0) и Е1(0), Сформировав в предлагаемом устройстве последовательности E)(0) и El(D) и, сравнивая их поэлементно, мы сможем однозначно выделить все корректируемые ошибки, в том числе и те, кратность которых превышает корректирующую способность кода.

Для реализации предложенного алгоритма в устройство введены: второй декодер, производящий умножение последовательности Е1(0) на образующий полином f(0), регистр сдвига, задерживающий символы корректйрующей последовательности Е1(0) на время анализа этой последовательности и сумматор по модулю два, осуществляющий поэлементнре сравнение последовательности Е1(0) и Е1(0). Перечисленные блоки, введенные в устройство, позволяют осуществить заложенный в предлагаемом устройстве алгоритм коррекции ошибок и поэтому являются существенными отличиями.

Сущность изобретения состоит в повышении помехоустойчивости устройства за счет изменения алгоритма обнаружения ошибок, На фиг,1 представлена блок-схема порогового декодера сверточного кода; на фиг.2 — фрагмент предлагаемого устройстВа, поясняющий его работу. последовательность S(0) будет иметь вид;

S(D) = E1(D)f(D) + Ez(0) (1)

Символы этой последовательности объединяются в независимые проверки следующим образом: А = Яо, Az = 56; Аз = 5т; А4 5

= Sg; А5 = S1+ ЯЗ+ 10: Аб = Я4+ Ss+ 11.

Результаты проверок анализируются в первом пороговом обнаружителе 3. Поскольку для данного кода число независимых ортогональных проверок J = 6, исправлены будут 1 все ошибки до трехкратной включительно и некоторые ашйбки более высокой кратности, Исправление происходит следующим образом: если на входах порогового обнаружителя присутствует более трех единичных 15 символов, он генерирует единичный символ. поступающий с некоторой задержкой на вход инвертора, где складывается с последовательностью l(D) + E1(0), также несколько задержанной по времени. В табл.1 20 и 2 приведены примеры исправляемых пяти и шести кратных ошибок в информационной последовательности исправляемых устройством, Колонка В в этих таблицах содержит последовательность символов Е2(0) накла- 25 дываемых на проверочную последовательность Р(0), в следующих 12-ти колонках таблицы размещаются последовательно сдвигаемые в информационном регистре символы вектора ошибки E>(D), в следую- 30 щих 12-ти колонках размещены последовательно сдвигаемые в синдромном регистре символы анализируемого отрезка последовательности S(D), в колонке F — размещается последовательность символов коррекции 35 генерируемая первым пороговым обнаружителем, в колонках С и 0 размещаются символы выходной исправляемой и исправленной последовательности символов соответственно, В табл.3 приведен пример 40 размноженной 5-ти кратной ошибки которая не обнаруживается устройством, так как при декодировании устройство генерирует лишь три символа коррекции (колонка F), что меньше корректирующей способности .45 кода. В таблице 4 приводится пример 5-ти кратной ошибки, размножение которой. может быть обнаружено. Таким образом необходимо, чтобы устройство с большей степенью достоверности отличало исправ- 50 ляемую ошибку большой кратности от размноженной неисправляемой ошибки, В предлагаемом устройстве вывод о размножении ошибок делается не по факту увеличения частоты единичных символов 55 коррекции, а на основании анализа этой последовательности. Предположим, что в канале связи возникла ошибка, кратность которой превышает корректирующую способность кода, но исправляемая устройст1781825

10

30

40

45 ним второй пороговый абнаружитель формирует новую последовательность корректирующих символов Ei(D) которая по цепи

50 обратной связи корректирует последовательность синдрома S(D) и поступает на первый вход сумматора по модулю два 7, на второй вход которого поступают символы последовательности E>(D), предварительно

55 задержанной в регистре 4-1 кодера 4, Учитывая, чта для того, чтобы ошибка исправлялась свертачным кодоМ, требуется наличие защитного интервала между пакетами ошибок, равного длине кодового ограничения йд, число разрядов всех регистров устройУстройство содержит кодер 1, первый анализатор синдрома 2, первый пороговый обнаружитель 3, второй кодер 4, второй анализатор синдрома 5, второй пороговый обнаружитель 6, сумматор по модулю два 7, регистр сдвига 8, блок задержки информации 9 и корректор ошибок 10, Кодер 1 представляет собой устройство умножения на образующий полинам, Он содержит регистр сдвига 1-1, блок сумматоров по модулю два 1-2 и формирует последовательность

Z(D) = 1(D)f(D) + Е )(D)f(D) . (2)

Он соединен с одним из входов первого анализатора синдрома 2 и входом блока за- 1 держки информации 9.

Анализатор синдрома 2 включает регистр сдвига 2-2 и сумматоры по модулю два, позволяющие формировать и корректировать последовательность символов синдрома S(D), Ега выходы соединены с входами первого порогового обнаружителя 3.

Первый пороговый обнаружитель 3 представляет собой м*жоритарный элемент, имеющий 1 входов, Он формирует еди- 2 ничный сигнал на выходе при наличии J/2 1 и более единичных сигналов на его входах и предназначен для формирования символов последовательности E(D). Он соединен со входами второго кодера 4 и первого анализатора синдрома 2.

Второй кодер 4 предназначен для формирования последовательности дополнительного синдрома

S* (D) = E1(D}f(D) (3)

Он содержит регистр сдвига 4-1; блок сумматоров пб модулю два 4-2 и соединен со входом второго анализатора синдрома 5 и соответствующим входом сумматора по модулю два 7.

Второй анализатор синдрома 5 включа- . ет регистр сдвига и сумматоры по модулю два позволяющие анализировать и корректировать последовательность S(D). Он соединен са входами второго порогового обнаружителя 6.

Второй пороговый обнаружитель 6 представляет собой мажоритарный элемент имеющий J входов и формирующий единичный символ на выходе при наличии J/2+1 и . более единичных символов на его входах.

Он предназначен для формирования последовательности E(D) и соединен с соответствующим входом сумматора по модулю два

7, а также со входом второго анализатора синдрома 5, Устройство работает следующим образом, Символы входной информационной последовательности l(D) с наложенными на них символами аддитивной шумовой последовательности E (D) через первый вход устройства 11 поступают на вход кодера 1, где задерживаются на число тактов, апределяемое степенью образующего полинома f(D).

При этом с выходов разрядов регистра сдвига 1-1, номера которых определяются ненулевыми коэффициентами образующего полинома f(D), задерживаемые в нем символы поступают на блок сумматоров по модулю два 1-2, где и происходит умно>кение входной последовательности. Далее последовательность Z(D) вида (2), представляющая собой результат умножения входной информационной последовательности на образующий полинам поступает на вход первого анализатора синдрома 2, где на сумматоре по модулю два 2-1 складывается проверочной последовательностью РЖ) g наложенной на нее аддитивной шумовой последовательностью Е2(0), поступающей со второго входа устройства 12, В результате формируется синдром S(D) вида (1). Этот синдром поступает в регистр 2-2, соответст-. вующие разряды которого разделены сумматорами по модулю два и имеют выходы на первый пороговый обнаружитель 3, который формирует последовательность символов коррекции E1(D), поступающую по цепи обратной связи на входы соответствующих сумматоров по модулю два для коррекции символов последовательности синдрома

S(D). На фиг.2 показано устройства анализатора синдрамной последовательности 2 для приведенного выше примера, Сформированная таким образом последовательность Е1(0) поступает на вход втарого кодера 4, где она аналогично, как и в кодере 1 задерживается в регистре 4-1 и умножается на образующий полинам f(D) при помощи блока сумматоров по модулю два 4-2. Полученный s результате этого синдрам S(D) вида (3) поступает на вход второго анализатора синдрома в котором, аналогична, как в анализаторе синдрома 2, происходит ега анализ и коррекция. Соединенный с

1781825

10

30

40

50 руемую ошибку. 55 об

В табл.5 приведен пример обнаружения ма ошибки, приведенной в табл.4. В колонках вто

А и B этой таблицы размещены символы бл искаженных проверочных и информацион- тел ных последовательностей соответственно, ре ства необходимо выбирать равным старшей степени образующего полинома f(D). Исключение составляет регистр блока задержки информации 9; его длина составляет вдвое большее число разрядов. Символы коррекции, задержанные в регистре сдвига

8, поступают на вход корректора ошибок 10, представляющего собой сумматор по модулю 2, на второй вход которого поступают элементы искаженной информационной последовательности символов, предварительно задержанных в блоке задержки 9. Если последовательность корректирующих символов Е1(0) сформирована правильно, они вычитаются из канальной последователь- 15 ности и после исправления она выдается на выход устройства 13.

Если же возникает некорректируемая ошибка размножающаяся при декодировании, последовательности Е1(0) и E>(0) сов- 20 падать не будут, так как в этом случае будут различны порождающие их причины. Их несовпадение обнаруживается сумматором по модулю два 7 который. выдает сигнал на установочные входы регистров первогб и второго анализаторов синдромов 2 и 5, второго кодера 4 и регистра сдвига 8, устанавливая их в нулевое состояние. В этом случае, в течении времени равного длине двух кодовых ограничений, канальная информационная последовательность корректироваться не .будет.

Технико-экономические преимущества заявляемого объекта по соавнению с прототипом заключаются в его большей помехоустойчивости, за счет полной реализации корректирующих cBQAGTB кода, Размножение ошибок в известном устройстве предотвращается путем введения ограничения на число формируемых символов коррекции, что не позволяет корректировать часть ошибок кратность которых значительно превышает кратность гарантийно исправляемых ошибок. Предлагаемое устройство позволяет исправить все ошибки корректируемые 45 кодом за счет изменения. алгоритма опознания некорректируемых ошибок. В таблице 4 приведен пример размножения пятикратной некорректируемой ошибки. Если в известном устройстве запретить коррекцию пяти и большей кратности ошибок, то ошибки, и римеры которых и ри ведены в таблицах

1 и 2 исправлены не будут. Известное устройство позволяет обнаружить некорректив колонке F размещены символы корректирующей последовательности E1(D), в колонках К и 1 размещены символы Е1(0) и Е1(0) поступающих на входы сумматора по модулю два 7, в колонке М размещены символы задержанной корректируюЩей последовательности E<(0), в колонках С и Д символы входной искаженной информационной последовательности l(0) и, этой же, исправленной последовательности соответственно, кроме того в колонках "S-SINDROM" размещены символы синдромов S(0! и S*(0) соответственно, сдвигаемые в регистрах сдвига соответствующих анализаторов синдромов.

Указанные последовательности сняты в точках, помеченных на фиг,1. Наихудший случай представляют собой ошибки при которых в случае их размножения, на выходе порогового устройства число единичных символов коррекции не превышает кратности гарантийно исправляемых ошибок (см. таблицу 3).

Однако в этом случае размножение не является бесконечным, а число размноженных символов, как правило, не превышает числа символов коррекции. Таким образом предлагаемое устройство в рассмотренном примере (см, таблицу 5) для некорректируемой размножаемой ошибки более чем в два раза сокращает количе"с тв o" oøèáoê на выходе и позволяет корректировать все исправляемые ошибки, кратность которых превышает кратность гарантийно исправляемых ошибок, Применение предлагаемого устройства в каналах с группирующимися ошибками позволяет использовать ортогонализуемые сверточные коды, Авторами производились статистические испытания устройства в УКВ радиоканале описываемом моделью Гильберта, Результаты испытаний показали, что предлагаемое устройство позволяет снизить количество ошибок в среднем на 8О, Формула изобретения

Пороговый декодер сверточного кода, содержащий первый кодер, вход которого является первым входом устройства, первый и второй выходы первого кодера подключены соответственно к входу блока задержки информационной последовательности и первому входу первого анализатора синдрома, второй вход и выходы которого подключены соответственно к второму входу устройства и входам первого порогового наружителя, второй анализатор синдро, выходы которого подключены к входам рого порогового обнаружителя, выход ока задержки информационной последоваьности подключен к первому входу корктора ошибок, выход которого является

1781825 выходом устройства, отличающийся тем, что, с целью повышения помехоустойчивости, в него введены сумматор по модулю два, регистр сдвига и второй кодер, первый выход которого подключен к первым входам сумматора по модулю два и регистра сдвига, выход которого подключен к второму входу корректора ошибок, выход первого порогового обнаружителя подключен к третьему входу первого анализатора синдрома и первому входу второго кодера, второй выход которого подключен к первому входу второго анализатора синдрома, выход второго порогового обнаружителя подключен к вто5 рому входу второго анализатора синдрома и сумматора по модулю два. выход которого подключен к вторым входам регистра сдвига и второго кодера, третьему входу второго анализатора синдрома и четвертому входу .10 первого анализатора синдрома, ТАБЛИЦА 1

BINDROM F С D

Й В INF. REG

000110001101

111111610011 . 100010001001

000110010010 .100011001001

111011000001

ТАБЛИЦА 2

М В INF.REG

БINDROM F С D

il0000000000

6I1100011060

0101i1000110

001011100011

011000010601

001110001101

111101010011

100011001001

101100006166

111011000001

1 0 100000000000

2 О 010000000000

3 О 101000660000

4 0.110100000000

5 О 011010000000

6 0 601101000000

7 О 100110100000

8 О 010011010000

Э„ 0 001001101000

10 О 100100110100 11 . О 010010011010

12 О .001001001101

13 О 0001001001io

14 О 000010010011

15 0 000001001001

16 О .000000100100 .

17 О 000000010010,.18 О 000000001001

19 O OOOO0OOOOIOO

20 О 000000000010

21 О 000000000001

1 О 100000000000

2 О 110000060000

3 О 011000000000

4 О 001I00000000

5 О 600110000000

6 О 100011600000

7 О 010001100000

8 - .О 101060110000

9 . О 110100011000

10 О 011010061100

11 О 001101000110

12 О 100110100011

13 О 010011010001

14 О 001001101000

15 0 000100110100

16 О 000010011010

17 О 000001001101

18 О 000000100110

19 Î ООООООО1О611

20 О 600000001001

21 0 000000000100

22 О 000006000010

23 О 000000000001

О О О

О О О

0 О О

0 О О

О О 0

О О О

О О О

О О О

О О О

О О О

О О 0

1 1 0

О О О

1 1 О

1 1 O.

О,О О

О О O

1 i. О

О О О.:

О 0 О

1 1 О

О О О

О О О

О О 0

О О О

О О О

О 0 О

О О О

О О О

О О О

О О О

О О О

1 1 О

1 О

О О О

О О О

О О О

1 1 О

О О 0

1 1 О

1 1 О

О О О

О О 0

1 1 О

1781825

И В ПЦГ.REG.

SINDROH

О О О

0 0 О

0 О О

О О

1

О

О

О 1

0 О

0 О

О 0

О

О.О

О 1

О

1

О

О

О

О

1

1

О 0

О 1

О

О

О

О

О

О

О О

0 0

О О

О

О

О

О

О

1 О

2 О

3 0

4 О б О

6 6

7 О

8 О

9 О

10 О

11 О

12 О

13 О

14 0

15 О

16 О

17 О

18 О

18 0

20 О

21 О

22 О

23 0

24 О

2б 0

26. О

27 О

28 О

29 О

30 0

31 О

110909009006

1101.1ООООООО

000111011606

000011101106

090900111011

000000611101

900009660111

900090900011

009096000001

909000990009

099699600609

ОООООООООООО

ОООООООООООО

ТАБЛИЦА 3

100OO0G60600

016101000101

010111ОООО10

0010111GG0G1

009091100001

GOO0991100O6

0ÎÎ000060Î11

ОООО00000001

1781825

SINDRON

INF.RKG.

О

О

О

О

О

О

О

О

О

О

О

6

О

О.

О

О

О

О

О

О

О

О

О О

О 1

О

О

О

О

0

О

О

16

17

18

19

21

22

0

О

О 9.,:

О --.-1

О- О

9 -Ю, 9 1 -

9. 3.:"=:

0 .О

1 0

О1

О 6 О

9-0 9

28 О

ЗО О

31 О

32 О

9, 6

1 О

9 О. 9

1 О 1

1. 0 1

О 9 9

9 О 9

O

О

О

О

О

О

О

9 6

9 О

О О

Q О 0

О О О

О О О

100000000000

610000006006

101010000000

6 110101000000

О 111010109000

011101010600

ОО3.1101О1006

60011101О100

O0OG11101O10

000001116101

Î00OÎ0111016

14 0 000000611101

15 О 000060001110

О00ОО0000111

ОООООО000011

00006ОО00001

0 ОО9000000906

О 000090060669

О 006006000060

О 060600006999

О ОООООООООООО

6 ОООООООООООО

6 000900609600

О ООООООООООао

О 900069606099

О .069900600609

ОООООООООООО

099060009699

660660666609

600000060900

ОООООООООООО

ОООООООООООО

0G0O0OGGQ000

ОООООООООООО

GOO9GQ0QOOOO

GGO0G0GOOGQO

O0O0O6O0O0G9

000000600090

О 000960606000

0 000900060000

ТйвлИЦй 4

XGi00OGO0OO0

61О16О0090О0

iO11O101OOG6

011011010100

010000001919

0O1O000O0i01

110016099001

OO61001060Q0

100910010000

191600100109

919190919010

OG1016OOi9OI

691196910610

909110601ОО1

6111191О9166

91991911961О

901901911091 . " 911691061109

OQi1GG16Q119

0991ХОО10911

ОООО11001901

911166006106

991119600916

611910109961

0G106G0i3.06Î

669196ОО1196

ОООО 0,1ООЬО11

O9909GiGOGQQ1

996996619096

"OO0G6OQG19Q0

OQQQQGОО919О

OGQQOGGG9Qi0

690600000691

1781825

ТйБЛИЦА б

Б-SINDHOM Р

Г И СР

Б -Б INDROM

О О О О О

О О О О О

О 0 О О О

ООООО

000000000000

О О

О О

О 0

О О О

О О 0

О О О

610000000000

000100000000

О О О

О О О О О.

ООООО

ООООО

0.0 0 О О

О О 0 О О

0 О О О О

О О О О О

1 1 О О О

О1101О0О1ОО0

110110100010

011011010001

100010000001

000000000000

О О

О О

О О О ОО

О.О

О ОООО

ООООО

ООООО

000000000000

000000000000

000000000000

ОООООООООООО

000000000000

1 1

О 0

О О

000000000000

1 0 1

2 О 0

3 О 1

4 0 О

5 О 1

6 О 1

7 О 1

8 О О

9 0 О 10 О О

11 О 0

12 О О

13 О О

14 О 0

15 О О

16 О О

170 О

18 0 О

19 О О

20 0 О

21 О О

22 О О

23 О О

24 О О

25 О О

26 0 О

27 00

28 0 О

29 О О

-30 О О

31 0 О

32 О О

33 О О

34 0 0

35 0 0

360 О

38 0 0

39 0 О

40 О О

41 О 0

42 О О

-001000000101

110010000001

О1О0О10О10ОО

001010001001

0О1100010О1О

000110001001

ОООООООООООО

0ООО000О00ОО

ОООООООООООО

000000000000

О 000000000000

О 000000000000

О 000000000000

0 000000000000

О 000000000000

0 000000000000

1ООО00000ОО0

1 100010000000

О 010001000000

О 101000100000

О 110100010000

0 000000000000

О 000000000000

О 000000000000

О 000000000000

О 000000000000

0 ОООООООООООО О 0 О О О

О ОООООООООООО О О 0 1 1

О. 000000000000 О О О О О

О ОООООООООООО О 0 О 1 1

1781825

Составитель Ю.Щербина

Техред M,Ìîðãåíòàë Корректор M.ÌàêñèìèUjèíåö

Редактор

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 4282 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Пороговый декодер сверточного кода Пороговый декодер сверточного кода Пороговый декодер сверточного кода Пороговый декодер сверточного кода Пороговый декодер сверточного кода Пороговый декодер сверточного кода Пороговый декодер сверточного кода Пороговый декодер сверточного кода Пороговый декодер сверточного кода Пороговый декодер сверточного кода 

 

Похожие патенты:

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и технике связи

Изобретение относится к системам передачи данных по каналам связи

Изобретение относится к технике связи и вычислительной технике

Изобретение относится к вычислительной технике и технике связи„ Его использование в аппаратуре обработки принимаемых дискретных сооб щений позволяет расширить функциональные возможности за счет обеспечения коррекции кодовой посылки по моменту приема и амплитуде,, Устройство содержит счетчики 1 импульсов и решающий блок 2

Изобретение относится к вычислительной технике и технике связи

Изобретение относится к устройству для измерения коэффициента ошибок в битах в системе связи с помощью циклического избыточного кода и решетчатого кода, более конкретно к устройству для точного измерения коэффициента ошибок в битах с помощью декодера Витерби и повышении эффективности системы связи, использующий циклические избыточные коды и решетчатые коды, для обнаружения и исправления ошибок

Изобретение относится к технике связи и может быть использовано в системах передачи информации для повышения достоверности при пороговом декодировании кодированных сверточным кодом данных

Изобретение относится к области техники связи, преимущественно к системам передачи информации по каналам связи

Изобретение относится к системам передачи информации по каналам связи и может быть использовано в устройствах декодирования по алгоритму Витерби

Изобретение относится к электросвязи и предназначено для использования в цифровых системах передачи сверточным кодом

Изобретение относится к вычислительной технике и технике связи и может быть использовано в системах цифровой связи, использующих сверточные коды

Изобретение относится к системам передачи данных по каналам связи и может быть использовано в устройствах декодирования по алгоритму Витерби

Изобретение относится к электросвязи и может быть использовано в высокоскоростных модемах для кодирования информационных сигналов сверточным кодом
Наверх