Кодер

 

Изобретение относится к электросвязи и может быть использовано в системах передачи информации, кодированной инверсными кодами. Целью ияобретения является расширение функциональных возможностей устройства за счет формирования кодов переменной длины. Кодер содержит первый триггер, накопитель, информационные входы которого объединены с информационными входами первого регистра и являются информационными входами устройства , сумматор, второй регистр, два формирователя импульсов, два элемента И, выходами подключенных к входам элемента ИЛИ, выход которого является выходом устройства . Для достижения цели в кодер введены третий регистр, блока сравнения, счетчик импульсов, второй триггер, третий и четвертый формирователи импульсов, коммутатор , третий и четвертый элементы И и дешифратор. 1 з.п. ф-лы. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕС <ИХ

РЕСПУБЛИК (51)5 Н 03 М 13/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) Е ИЗОБРЕТЕНИЯ " -:!, :;","."." .-""", "

ВИДЕТЕЛЬСТВУ

ОПИСАНИ

К A&TOPCKOMY С (21) 4798972/24 (22) 05,03.90 (46) 23.12.92. Бюл, № 47 (71) Московский институт инженеров гражданской авиации (72) С.Ж.Кишенский, B.Ý.Èãíàòüåâ, С.В.Каменский и О.Ю.Христенко (56) Блейхут P. Теория и практика кодов, контролирующих ошибки. М.: Мир, 1986, с.

24, рис. 1.4.

Авторское свидетельство СССР

¹ 1399894, кл. Н 03 М 13/00, 04.01,87. (54) КОДЕР (57) Изобретение относится к электросвязи и может быть использовано в системах передачи информации. кодированной инверсными кодами. Целью изобретения является

Изобретение относится к электросвязи и может использоваться в системах передачи информации для кодирования инверсных кодов.

Известен кодер, содержащий накопитель, распределитель импульсов. триггер и элемент ИЛИ.

Недостатками известного кодера являются низкое быстродействие и узкая область применения.

Наиболее близким по технической сущности к изобретению является кодер, содержащий накопитель, первый и второй распредели импульсов. первый формирователь импульсов, триггер и элемент ИЛИ, сумматор, два регистра, второй формирователь импульсов и два элемента И.

Недостатками прототипа являются узкие функциональные возможности.,, SU„, 1783623 Al расширение функциональных возможностей устройства за счет формирования кодов переменной длины. Кодер содержит первый триггер, накопитель, информационные входы которого объединены с информационными входами первого регистра и являются информационными входами устройства, сумматор, второй регистр, два формирователя импульсов, два элемента И, выходами подключенных к входам элемента

ИЛИ, выход которого является выходом устройства. Для достижения цели в кодер введены третий регистр, блока сравнения, счетчик импульсов. второй триггер, третий и четвертый формирователи импульсов, коммутатор, третий и четвертый элементы И и дешифратор. 1 з.п. ф-лы, 2 ил, Цель изобретения — расширение функциональных возможностей кодера за счет формирования кодов переменной длины.

Поставленная цель достигается тем, что в кодер, содержащий первый триггер, накопитель, информационные входы которого объединены с первичными информационными входами первого регистра и являются информационными входами устройства, выходы накопителя подключены к первым входам первого формирователя импульсов, выход которого подключен к первому входу первого элемента И, сумматор, выход которого подключен к первому входу второго регистра, выходы которого соединен с первыми входами второго формирователя им- пульсов, выход которого подключен к первому входу второго элемента И, выход которого и выход первого элемента И под-. ключены к пеовомч и втооомч входам эле1783623 мента ИЛИ, выход которого является выходом устройства, введены третий регистр, блок сравнения, счетчик импульсов, второй триггер. третий и четвертый формирователи импульсов, коммутатор, третий и четвертый элементы И и дешифратор; информационные входы третьего регистра и первого триггера и первые входы третьего и четвертого элементов И являются соответственно установочным входом, входом запуска, управляющим и тактирующим входами устройства, выходы третьего регистра подключены к первым входам блока сравнения и входам дешифратора, выходы которого подключены к первым входам первого и второго формирователей импульсов, первым входам третьего формирователя импульсов и первой группе входов коммутатора. выходы счетчика импульсов подключены к вторым входам блока сравнения, выход которого подключен к входу обнуления счетчика импульсов и входу второго триггера, прямой выход которого подключен к второму входу второго элемента И, инверсный выход подключен к второму входу первого элемента. И и входу четвертого формирователя импульсов, выход которого соединен с входами обнуления накопителя, первого и второго регистров и первого триггера, прямой и инверсный выходы которого подключены соответственно к вторым входам третьего и четвертого элементов И, выход третьего элемента И подключен к тактирующим входам счетчика импульсов, накопителя, второго и первого регистров, выходы первого регистра подключены к второй группе входов коммутатора и вторым входам третьего формирователя импульсов, выходы которых подключены соответственно к входам сумматора и второму информационному входу первого регистра, Кроме того, коммутатор содержит М-1 элементов И и М-2 элементов ИЛИ, где M— длина кодового слова, первые входы и выходы элементов И являются соответственно вторыми входами и выходами коммутатора, выходы с первого.по (М-2)-й элементов ИЛИ подключены к вторым входам одноименных элементов И, первые входы всех элементов

ИЛИ обьединены с вторым входом (M-1)-ro элемента И и являются первым входом первой группы входов коммутатора, (i+ 1)-е входы с первого по(М-1+й элементов ИЛИ, где

i= 1,М-2, объединены и являются (!+1)-м входом первой группы входов коммутатора, На фиг. 1 представлена структурная . схема кодера; на фиг. 2 — структурная схема коммутатора.

Кодер содержит накопитель 1, первый формирователь 2 импульсов, второй и третий формировали 3 и 4 импульсов, счетчик

5, блок 6 сравнения, с первого по третий регистры 7-9, второй триггер 10, первый триггер 11, дешифратор 12, элементы 13-16

И с первого по четвертый, сумматор 17. элемент 18 ИЛИ, четвертый формирователь 19 импульсов, установочный вход 20, управляющий вход 21, тактирующий вход 22, информационный вход 23, вход 24 записи, выход

25, коммутатор 26, 5

10 двоичный код устанавливается на входе 20, управляющим сигналом на входе 21 через открытый сигналом с триггера 11 элемент И

15 данный код записывается в регистр. Исходное состояние триггера 11 — нулевое. В исходном состоянии все регистры также обнулены, как и триггеры; содержимое счетчика — нулевое. Тактовые импульсы на

55 устройство не поступают, так как элемент И

16 закрыт нулевым сигналом с прямого выхода триггера 11.

Коммутатор 26 (фиг. 2) содержит элементы ИЛИ 271-27ы-2 и элементы И 28 -28у-1.

Изобретение обеспечивает кодирование информации инверсными кодами при

15 длинах информационных слов до некоторого числа М включительно; максимальная длина выходного кодового слова — 2 х М.

Допустимы любые длины информационных . слов от 1 до М, Разрядность накопителя, 20 первого и второго регистров — блоков 1, 7 и

8 — равна М. Формирователи 2-4 импульсов представляют собой совокупности двухвходовых элементов И, первые входы которых соединены соответственно с выходами бло-.

25 ков 1,8 и 7, а вторые одноименные входы, всех формирователей объединены и соединены с выходами дешифратора 12. B каждом формирователе импульсов выходы всех элементов И объединены на входах М-вхо30 дового элемента ИЛИ, выход которого является выходом соответствующего формирователя импульсов.

Регистр 9 предназначен для хранения двоичного числа, представляющего длину

35 кодового слова (от 1 до М соответственно).

В накопителе 1 записывается и выдвигается в канал связи информационное кодовое слово. В регистре 7 информационное кодовое слово циклически сдвигается для формиро40 вания проверочных символов, которые записываются в регистре 8 и из него поступают в канал связи.

Пусть необходимо передавать информацию в виде слов, закодированных (2 х К, 45 К) — инверсным кодом. где К вЂ” число информационных символов, К М.

Перед началом работы кодера в регистре 9 устанавливается текущая разрядность информационного кодового слова "К": ее

1783623 я нк.гк л... oooo

Информационное слово параллельным кодом заносится в накопитель, представляющий собой регистр памяти, а также в регистр 7. Процесс кодирования начинается подачей импульса запуска на вход 24. Триггер 11 устанавливается в единичное состояние и разрешает поступленйе на входе кодера тактовых импульсов. Модуль счета счетчика 5 равен "М".

В нулевом такте работы разрешающий потенциал формируется на первом выходе дешифратора 12. При этом первый информационный символ информационного кодо вого слова с первого выхода накопителя 1 через блок 2 поступает на вход элемента 13, открытого сигналом с инверсного выхода триггера 10, и через элемент 18 поступает в канал связи. На нулевом такте на сумматоре (многовходовом сумматоре по модулю два)

17 формируется первый проверочный сим. вол в соответствии с проверочной матрицей инверсного кода, имеющей вид

ot»...taboo...ю о 1,1...1 o i o ...е из которой следует, что i-й проверочный символ кода равен сумме по модулю два всех информационных символов, за исключением одноименного 1-го, Таким образом, с входами сумматора 17 соединяются все разряды регистра 7 через коммутатор 26, который работает следующим образом (фиг. 2): если информационное слово имеет К разрядов. с К-го выхода дешифратора 12 получают положительный потенциал, через элементы ИЛИ 271-27к-1 открывающий соответствующие элементы

И 281-28к-1, которые коммути руют значения соответствующих информационных символов, кроме старшего символа, для формирования текущего проверочного символа.

Формирователи импульсов 2 и 3 коммутируют соответственно. старшие символы кодовых слов в элементы И 13 и 14. Формирователь 4 коммутирует К-й (старший) символ на последовательный информационный вход (младшего разряда) регистра 7.

В момент поступления первого тактового импульса значение первого проверочного символа записывается в первый разряд регистра 8, далее Осуществляется сдвиг информационного слова в накопителе 1; в течение следующего такта работы кодера в канал связи поступает второй информационный символ. Производится так же циклический сдвиг информационного

- слова в регистре 7, а счетчик 5 инкременти руется.

Так продолжается до тех пор, пока си держимое счетчика (после К-1 тактов с при ходом К-го тактового импульса) не стане1 равным содержимому регистра 9. При этом

5 срабатывает блок сравйения и сбрасывает .счетчик, а также-устайавлйвает триггер 10 ц единичное состояние, закрывая" элемент И

13 и открывая элемент И 14. В течение следующих К тактовых интервалов йройсходит

10 вывод в канал связи проверочных символов.

Вторичное достижение содержимым счетчика 5 равенства с содержимым регист- ра 9 вызывает повторное срабатывание блока сравнения, триггер 10 устанавливается в

15 нулевое состояние, и сбрасывается счетчик

5, По фронту сигнала с триггера 10 срабатывает формирователь 19, который выходным импульсом сбрасывает в исходное состояние триггер 11, регистры 7 и 8, устанавливая

20 кодер в исходное состояние, В процессе кодирования триггер 11 запрещает запись нового кодового слова в регистр 9.

Информационное слбво записывается в

25 младшие разряды блоков 1 и 7, при этом содержимое из старших разрядов (например, при переходе к кодированию кодовых слов с меньшей разрядностью) не имеет значения, что обеспечивается формировате30 лями импульсов.

Регистры и накопитель могут быть вы полнены на основе, например, микросхем типа К155ИР1, блок сравнения — на основе микросхемы К555СП1, 35 Таким образом, изобретение позволяет легко модифицировать разрядность кода в произвольных пределах с сохранением корректирующих свойств кода. Наличие регистра, содержащего длину кодового слова, 40 позволяет реализовать управление ксдером от ЭВМ, Это дает возможность использовать кодер в адаптивных системах передачи данных, т.е, расширить его функциональные

ВОЗМОЖНОСТИ.

Формула изобретения

1, Кодер, содержащий первый триггер, накопитель, информационные входы которого объединены с первыми информацион50 ными входами первого регистра и являются информационными входами устройства, выходы накопителя подключены к первым вхо-. дам первого формирователя импульсов, выход которого подключен к первому входу

55 первого элемента И, сумматор, выход которого соединен с информационным входом второго регистра, выходы которого соединены с первыми входами второго формирователя импульсов, выход которого подключен к первому входу второго элемен1783623

Фиг.1 та И, выход которого и выход первого элемента И подключены к первому и второму входам элемента ИЛИ, выход которого является выходом устройства, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей за счет формирования кодов переменной длины, в него введены третий регистр, блок сравнения, счетчик импульсов, второй триггер, третий и четвертый формирователи импульсов, коммутатор, третий и четвертый элементы И и дешифратор, информационные входы третьего регистра и первого триггера и первые входы третьего и четвертого элементов

И AB/IAIoTcA соответственно установочным входом, входом запуска, управляющим и тактирующим входами устройства, выходы третьего регистра подключены к первым входам блока сравнения и входам дешифратора, выходы которого подключены к вторым входам первого и второго формирователей.импульсов, первым входам третьего формирователя импульсов и первой группе входов коммутатора, выходы счетчика импульсов подключены к вторым входам блока сравнения, выход которого подключен к входу обнуления счетчика импульсов и входу второго триггера, прямой выход которого подключен к второму входу второго элемента И, инверсный выход подключен к второму входу первого элемента И и входу четвертого формирователя импульсов, выход которого соединен со входами обнуления накопителя, первого и второго регистров и первого триггера, прямой и инверсный выходы которого подключены соответствен5 но к вторым входам четвертого и третьего элементов И, выход третьего элемента И подключен к тактовому входу третьего регистра, выход четвертого элемента И подключен к тактирующим входам счетчика

10 импульсов, накопителя, второго и первого регистров, выходы первого регистра подключены к второй группе входов коммутатора и вторым входам третьего формирователя импульсов, выходы которых t5 подключены соответственно к входам сумматора и второму информационному входу первого регистра.

2. Кодер по и. 1, отличающийся тем, что коммутатор содержит М-1 элемен20 тов И и М-2 элементов ИЛИ (где М вЂ” длина кодового слова), первые входы и выходы элементов И являются соответственно вторыми входами и выходами коммутатора, выходы первого —, M-2-ro элементов ИЛИ

25 подключены к вторым входам одноименных элементов И, первые входы всех элементов

ИЛИ объединены с вторым входом М-1-го элемента И и являются-первым входом первой группы входов коммутатора, 1+1-е входы

30 первого — М-1-1-го элементов ИЛИ (где 1 = 1, М-2) объединены и являются i+1-ì входом первой группы входов коммутатора, 1783623

@gal й

Ф о

o s 7

9 ur. 2

Составитель С,Кишенский

Техред М.Моргентал Корректор Л.Лукач

Редактор Г.Бельская

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 1Q1

Заказ 4522 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5