Устройство для анализа вызванных потенциалов головного мозга

 

Изобретение обеспечивает сокращение времени обследования функционального состояния структур мозга при стимуляции различных сенсорных путей за счет учета индивидуальных особенностей испытуемых и прекращения процесса накопления информации при достижении заданной степени достоверности выделенных кривых коротколатентных вызванных потенциалов мозга, что позволяет широко использовать данный метод обследования при проведении массовой диспансеризации населения с высокой точностью, обусловленной исключением искажений результатов обследования , вызванных утомляемостью и адаптацией испытуемых к воздействующим стимулам. Это обеспечивается путем осуществления процесса последовательного накопления информации в двух аналогичных параллельных каналах и прекращения процесса накопления информации при дости-. жении заданной величины коэффициента корреляции между кривыми ВП в параллельныхканалах накопления. Для этого адаптивный фильтр, содержащий усилитель биопотенциалов, аналого-цифровой преобразователь , генератор звуковых стимулов, блок управления, два коммутатора арифметическое решающее устройство и канал накопления информации, снабжен вторым аналогичным каналом накопления, включенным в схему адаптивного фильтра параллельно первому, а выполнение блоков устройства и связи между ними организовано так, что обеспечивает поочередное подключение каналов накопления к источнику информации - в процессе ее накопления, и к арифметическому решающему устройству - в процессе ее считывания и обработки, осуществляемом в соответствии с программой, заложенной в арифметическом решающем устройстве. 1 з.п, ф-лы, 7 ил. СО с со О - 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 А 61 В 5/04

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) К АВТОРСКОМУ СВИДЕТЕЛ ЬСТВУ (21) 4780003/14 (22) 09.01.90 (46) 30.03.93. Бюл. М 12 (71) Всесоюзный научно-исследовательский институт медицинского приборостроения (72) А.М. Киреев, О.А.Сен никона, A.P. Шахнович и О.Б.Белоусова (56) IEEE Trancon Biemed, Engln, 1983, v. 30, N 5, р, 295-303. (54) УСТРОЙСТВО ДЛЯ АНАЛИЗА ВЫЗВАННЫХ ПОТЕНЦИАЛОВ ГОЛОВНОГО

М03 ГА (57) Изобретение обеспечивает сокращение времени обследования функционального состояния структур мозга при стимуляции различных сенсорных путей за счет учета индивидуальных особенностей испытуемых и прекращения процесса накопления информации при достижении заданной степени достоверности выделенных кривых коротколатентных вызванных потенциалов мозга, что позволяет широко использовать данный метод обследования при проведении массовой диспансеризации населения с высокой точностью, обусловленной исключением искажений результатов обследования, вызванных утомляемостью и

Изобретение относится к медицинской технике, а именно к приборам для регистрации и анализа вызванных потенциалов (ВП) мозга и может быть использовано в неврологии, нейрохирургии, отоларингологии и травматологии для обследования функционального состояния структур мозга при возбуждении звуковой, световой или сенсо р ной стимул я ции различных сенсорных путей.

„„ЯЦ„„1804УЗУ А1 адаптацией испытуемых к воздействующим стимулам. Это обеспечивается путем осуществления процесса последовательного накопления информации в двух аналогичных параллельных каналах и прекращения процесса накопления информации при достижении заданной величины коэффициента корреляции между кривыми ВП в параллельных каналах накопления. Для этого адаптивный фильтр, содержащий усилитель биопотенциалов, аналого-цифровой преобразователь, генератор звуковых стимулов, блок управления, два коммутатора,арифметическое решающее устройство и канал накопления информации, снабжен вторым аналогичным каналом накопления, включенным в схему адаптивного фильтра параллельно первому, а выполнение блоков устройства и связи между ними организовано так, что обеспечивает поочередное подключение каналов накопления к источнику информации — в процессе ее накопления, и к арифметическому реша.ющему устройству — в процессе ее считывания и обработки, осуществляемом в соответствии с программой, заложенной в арифметическом решающем устройстве. 1 з.п. ф-лы, 7 ил., Целью изобретения является сокращение времени обследования при обеспечении необходимой степени достоверности . выделенных ВП мозга.

Поставленная цель достигается тем, что благодаря снабжению устройства вторым .блоком накопления информации, содержащим согласно изобретению, как и первый блок накопления, накопитель, оперативное запоминающее устройство (ОЗУ), синхрони1804787 затор и буферный регистр (БР), при соответствующих связях между элементами и блоками устро" ñòâà и соответствующей программе обработки информации, в устройстве реализуется параллельное самостоятельное накопление четных и нечетных не оптимизированных выборок и корреляция между собой, организующихся при этом в параллельных каналах, результирующих кривых до момента, пока коэффициент корреляции не достигнет заданной величины., В основу такой организации работы устройства положено то, что ВП мозга представляют собой детерминированный процесс, а маскирующий их фоновый шум

ЭЭà — случайный процесс, Устройство работает циклично. Каждый цикл работы заканчивается считыванием информации, накопленной в блоках управления в очередном цикле, по завершении которого вычислительный блок вырабатывает управляющие сигналы, обеспечивающие запуск следующего цикла накопления. Одно, временно, с текущим циклом накопления информации вычислительный блок по программе осуществляет расчет коэффициента корреляции по информации, накопленной в предыдущем цикле накопления. При этом, в каждом блоке накопления самостоятельно формируются формы кривых ВП мозга. В начальные моменты эти формы имеют слу.чайный характер, т.к. ВП мозга на порядок меньше амплитуды сопровождающего шума. По мере накопления выборок ЭЭГ, результирующая форма приобретает детерминированный характер, и кривые в обоих блоках накопления начинают совпадать по форме, что сопровождается ростом коэффициента кросс-корреляции между накапливаемыми кривыми, При достижении коэффициентом кросс-корреляции заданного значения (например, 0,9) автоматически осуществляется останов процесса накопления, т,к. при этом форма кривой заведомо является достоверной.

Поскольку амплитуда ВП от пациента к пациенту может меняться в два-три раза, время обследования с помощью заявляемого устройства для каждого пациента обеспечивается индивидуально за счет описанного выше алгоритма функционирования устройства, которое работает в режиме оптимизации времени процесса накопления. Это обуславливает достижение цели изобретения — сокращение времени обследования при достаточности выделенных ВП мозга., Изложенная сущность изобретения поясняется описанием примера реализации устройства и чертежами, на которых представлены:

На фиг. 1 изображена блок-схема устройства для анализа вызванных потенциалов мозга; на фиг, 2 — принципиальные схемы ОЗУ, БР и синхронизатора блоков накопления информации; на фиг. 3 — функциональная схема блока управления; .на фиг. 4 — принципиальная схема блока управления; на фиг. 5 — принципиальная схема первого коммутатора; на фиг. 6- блок-схема

"0 алгоритма работы вычислительного блока; на фиг. 7 — временная диаграмма управляющих сигналов.

Устройство для айализа вызванных по"5 тенциалов головного мозга содержит (см.. фиг. 1) последовательно соединенные усилитель биопотенциалов (УБП) 1, аналогоцифровой преобразователь (АЦП) 2, запуск которого осуществляется по сигналу с блока

20 управления 3 (БУ), два подключенных параллельно к информационному выходу АЦП 2 блока накопления 4 и 5, управляемых сигналами с БУ 3 и с первого коммутатора 6.

Информационные выходы блоков накопления 4 и 5 и их адресные входы через второй коммутатор 7 подключены к соответствующим входам, выходам вычислительного блока 8, группа стробирующих выходов которого соединена с входами второго ком30 мутатора 7, группа управляющих выходов—

1 с первым входом первого коммутатора 6, а выход "сброс" осуществляет сброс информации в обоих блоках накопления 4 и 5, а также связан с соответствующими входами

35 первого коммутатора 6, БУ 3, и генератора звуковых стимулов 9, вырабатывающего синхроимпульсы для БУ 3. К второму и третьему информационным входам/выходам вычислительного блока 8 подключены

40 блок индикации 10 и блок регистрации 11.

Третий-пятый управляющие входы первого коммутатора 6 соединены, соответственно, с выходами "запись-считывание", "выбор микросхем" и "синхроимпульс" БУ 3.

УБП 1 предназначен для усиления регистрируемых ВП мозга до рабочего входного напряжения АЦП 2, осуществляющего преобразование входного аналогового напряжения в цифрбвой код, несущий

50 информациюс ВП мозга. Генератор9звуковых стимулов предназначен для формирования звуковых стимулов (щелчков), возбуждающих звуковой канал головного мозга с целью стимулирования его биоак55 тивности, а также для генерации синхроимпульсов, синхрониэирующих через БУ 3 работу блоков устройства. Реализация указанных.блоков, также как и блоков индикации 10 и регистрации 11 может быть осуществлена по известным схемам, напри1804787 мер, на базе типовых элементов вычисли- та внекоторыхслучаяхприходится произвотельной техники и цифровых микросхем. дить до 30 накоплений, что соответствует

Первый и второй блоки накопления 4 и числу 1024 30 = 30,72 10 . Данное число

5 служат для когерентного, цикличного на- можно записать в 16-ти двоичных разрядах. копления информации, поступающей с вы- Исходя из этого, количество микросхемсумхода АЦП 2. При этом, в блоке 4 5 мирования накопителя 12 должно быть в 4 осуществляется последовательное накоп- раза меньшим разрядности числа, т.е. в ление нечетных не оптимизированных вы- представленном примере реализации доборок ВП мозга, а в блоке 5 — статочно.использования 4-х микросхем. последовательное накопление четных не ОЗУ 13 предназначено для запоминаоптимизированных выборок ВП, в реэульта- 10 ния текущей информации, поступающей с те чего н блоках 4 и 5 параллельно формиру- выхода накопителя 12 во время действия ются самостоятельные формы коивых ВП одногосинхроимпульса генератора9звукомозга,которыепомереувеличениявремени вых стимулов, и хранения ее до прихода накопления начинают приближаться к ис- 15 следующего синхроимпульса с генератора 9 тиннойформе кривой ВПмозга,что выража- звуковых стимулов, а БР 14 — для считывается в росте коэффициента ния из ОЗУ 13 информации, накопленной в кросс-корреляциимеждурезультирующими нем во время действия предыдущего синхформами кривых в первом 4 и втором 5 роимпульса генератора звуковых стимулов блоках накопления. 20 9, и передачи ее на суммирование в накопиБлоки накопления 4 и 5 выполнены . тель 12 по линии обратной связи во время идентично и содержат каждый последова- действия текущего синхроимпульса, иницительно соединенные накопитель 12 и опера- ирующего работу этого блока 4(5) накоплетивное запоминающее устройство(ОЗУ) 13, ния, причем, синхронизация записи информационные выходы и адресные входы 25 информации в БР 14 с моментом считывакоторого являются, соответственно, выхо- ния информации в него из ОЗУ 13 обеспечидом и входом блока накопления 4 (5). Ин- вается синхронизатором 15. формационные выходы ОЗУ 13, кроме того, Для этих целей ОЗУ 13, БР 14 и синхросвязаны с входом буферного регистра (БР) низатор 15 могут быть выполнены как пока14, выход которого соединен с вторым ин- 30 зано на фиг. 2 на нескольких микросхемах формационным входом накопителя 12, пер- К561РУ2 (ОЗУ 13), нескольких микросхемах вый вход которого образует К155ИЕ7 (БР 14) и микросхемах К561ЛА7 и информационный вход блока накопления К561ЛА8 (синхронизатор 15). Количество

4(5). Сброс информации в БР 14 осуществ- микросхем К561РУ2 определяет число разляется по сигналу с вычислительного блока 35 рядов информационного слова ОЗУ 13 и са8, а стробирование записи — по сигналу вхо- мо определяется разрядностью выхода дящего в блок накопления 4(5), синхрониза- . накопителя 12, а число микросхем в БР 14 в тора 15, управляемого сигналами с 1-3-го 4 раза меньше разрядности выхода ОЗУ 13 выхода БУ 3 и с выхода "строб" 5 (" строб" 6) (в рассматриваемом примере число указанкоммутатора 6, сигналы "запись-считыва- 40 ных микросхем равно, соответственно, 16ние" и "выбор микросхем" (раздельные для ти и 4-м). блоков 4 и 5) которого управляют работой Информационные входы микросхем

К561РУ2 поразрядно подключены к выходу

Накопители 12 блоков:4 и 5 накопления накопителя 12, образуя информационный служатдля суммирования информации, по- 45 вход ОЗУ 13. Адресные шины, шины "заступающей с выхода АЦП 2 и по каналу пись-считывание" (У1) и "выбор микросхем обратной связи с БР 14 и могут быть постро-,(У2) первой микросхемы ОЗУ 13 параллельены на базе нескольких идентичных схем . но обьединены с соответствующими шинасуммирования, например, на микросхеме ми остальных микросхем и обр з ю

К56

561ИМ1, соединенных по схеме последо- 50 адресный и управляющие входы ОЗУ 13, его вательного переноса разряда переполне- выходная шина, образованная выходами ния. Количество схем суммирования всехмикросхем, соединена с информационопределяется разрядностью информацион- ным входом БР 14 и является информационногослова,полученноговрезультатенакоп- ным выходом блока накопления 4(5), ления входной информации. В 55 причем, выходы первых четырех микроприведенном примере реализации устрой- схем ОЗУ 13 подключены к четырем инфорства, от приемника ВП мозга УБП 1 посту- мационным входам первой микросхемы пает че ез АЦП 2 ч р 3 Ц 2 десятиразрядное БР44, выходы пятой — восьмой микросхем информационное слово, т.е, число, не пре- ОЗУ 13 — четырем входам второй микросхевышающее 1024. По условиям эксперимен- мы БР 14 и т.д.

1804787

10

35

50

Входы обнуления всех микросхем БР l4 объединены и подключены к управляющей шине "сброс", а объединенные входы

"строб-записи" всех микросхем БР 14 подкл1очены к выходу синхронизатора 15. Неиспользуемые в работе счетные входы микросхем БР 14 объединены и через сопротивление соединены с шиной питания+5 В.

Блок управления 3 предназначен для выработки управляющих сигналов, обеспечивающих запуск АЦП 2, органиэацию и синхронизацию процесса когерентного накопления информации в блоках 4 и 5, блокировку записи информации по завершению цикла накопления и запуск режима считывания накопленной информации блоком 8, а также инициализацию следующего цикла накопления информации по сигналу "сброса" с вычислительного блока 8.

Блок управления 3 содержит счетчик синхроимпульсов 16, формирователь адресов 17, реализующий запуск АЦП 2 и формирование адресов записи и считывания информации внутри блоков накопления 4 и

5 в процессе накопления ее, и два формирователя управляющих сигналов 18 и 19.

Счетчик 16 синхроимпульсов слу>кит для выработки на своем первом выходе (шестой выход БУ 3) сигнала, реализующего синхронизацию работы блоков 4 и 5 накопления в процессе накопления информации через .формирователи 17-19 БУ 3 и коммутатор 6, а также для выработки на своем втором выходе (пятый выход БУ 3) сигнала "готовность

БУ", блокирующего процесс накопления по завершению текущего цикла его и перевод устройства в ре>ким считывания информации вычислительным блоком 8. При этом, длительность одного полного цикла накопления определяется числом синхроимпульсов, пбступающих на первый вход счетчика

16 с генератора звуковых стимулов 9, перепол ня ющим счетчик 16 (в рассматриваемом примере реализации зто число равно 48 синхроимпульсам).

Первый формирователь 18 управляющих сигналов служит для выработки на своих выходах сигналов "запись-считывание" и

"выбор микросхем" для синхронизатора 15 блоков накопления 4 и 5 и коммутатора 6, а второй формирователь 19 — для выработки сигнала "разрешение записи", заводимого в синхронизатор 15. Все формирователи БУ3 и счетчик синхроимпульсов 16 могут быть построены на логических элементах "И-HE" и "MR И-Н Е" с использованием типовых микросхем счетчиков (сч. 16, формирователь

17), триггеров (формирователи 17, 19) и регистров сдвига (формирователи 18, 19), причем, в составе формирователя адресов l7 и формирователя управляющих сигналов 18 логическими элементами "И-НЕ" на базе микросхем К561ЛА7, связанных через RCцепи, образованы генераторы служебных импульсов 20 и 21, соответственно, частота которых обеспечивается подбором характеристик RC-цепей, и, в своа очередь, определяет частоту смены состояния (с логического

"0" на логическую "1" и обратно) на выходе

"выбор микросхем" формирователя 18, а также частоту смены адреса на выходе формирователя адресов 17. Для обеспечения цикла записи и считывания в момент изменения адреса подбором характеристик RCцепей частот импульсов генератора 21 формирователя 18 устанавливается в 4 раза превышающей частоту импульсов генератора 20 формирователя адресов 17, причем частота синхроимпульсов генератора звуковых стимулов 9 задается такой, чтобы обеспечить за время действия одного синхроимпульса запись входной информации во все ячейки памяти ОЗУ 13 (в нашем примере их 256), т.е. должна быть в 260 раз меньше частоты импульсов генератора

20 формирователя адресов 17. Этим числом определяется объем записи информации в один из блоков 4(5) накопления по единичному синхроимпульсу. Пример выполнения

БУ 3 согласно описанной функциональной схеме его представлен на фиг. 4, где дана принципиальная схема БУ 3.

Первый коммутатор 6 предназначен для попеременной подачи к первому и второму блокам накопления 4 и 5 управляющих сигналов с БУ 3 в цикле накопления информации, чем обеспечивается параллельное накопление информации в этих блоках, а при блокировании записи информации, поочередное подключение блоков 4 и 5 к вычислительному блоку 8, по управляющим сигналам.с него, в режим считывания информации вычислительным блоком 8.

Он может быть выполнен в виде двух идентичных каналов 22 и 23 подключения сигналов, собранных, например, на микросхемах "И-НЕ" К561ЛА7 и К561ЛА9 и "ИЛИНЕ" — К561Л Е5 и К561ЛЕ10 и 0-триггера 24, общего для обоих каналов 22, 23, соединенных как показано на фиг. 5, Коммутатор выходных сигналов 7 предназначен для поочередного подключения информационных выходных шин первого и второго блоков накопления информации 4 и

5 к входным информационным шинам вычислительного блока 8, а также для подключения входных адресных шин блоков 4 и 5 накоплений при записи информации — к адресным шинам BY 3. а при считывании информации — к адресным шинам

1В04787

10 вычислительного устройства 8, Коммутатор Все эти блоки микроЭВМ объединены

7 состоит также иэ двух каналов коммута- восьмиразрядной шиной, через которую ции: информационных шин и адресных шин, осуществляются междублочные пересылки собранных по известным схемам, напри- команди данных подуправлением записанмер,налогическихэлементах "2И-2ИЛИ" на 5 ной в ПЗУ программы, алгоритм которой микросхемах К561ЛС2, и отличающихся представлен на фиг. 6, чем обеспечивается лишь количеством элементов в каналах — в ваполнение данной микроЭВМ функций информационном — 16 элементов, в адрес- . вычислительного блока 8, оговоренных выном — 8 элементов. Стробирующие входы ше. Программа, находящаяся в ПЗУ, сохра всех нечетных логических элементов микро- 10 няется после включения питания. Система схем информационного канала объединены команд микроЭВМ содержит 86 инструкций и, выведены на его входную шину, образуя языка.макроасемблера ASM48, обеспечивавход "строб-1" коммутатора 7, а информаци- ющих выполнение различных арифметичеонные входы этих же логических элементов ских операций, операций ввода-вывода и образуют многоразрядный информацион- 15 логических операций. ОЗУ должно содерный вход коммутатора 7, связанный с выхо- жать не менее 1130 16-тиразрядных ячеек, дом первого блока накопления 4. которые распределены следующим обраОбъединенные стробирующие входы всех зом: буферы BMF 1(х) -256 ячеек, ВИР2(х)— четных логических элементов информаци- 256ячеек, ВИР1(х)-256ячеек, ВИР2(х) — 256 онного канала образуют вход "строб-2" ком- 20 ячеек, р (у) — 100 ячеек, х и у — 2 ячейки, 0х мутатора 7, а их информационные входы — и Оу — 2 ячейки, SV и ЗЧ1 — по 2 ячейк« . вход коммутатора 7, связанный с информа- Взаимодействие вычислительного блока 8 ционным выходом второго блока накопле- с другими блоками устройства осуществния 5. Аналогично организованы входы ляется через пор ввода/вывода микроадресного канала, образуя входы "строб-3" 25 ЭВМ. и "строб-4" коммутатора 7 и его адресные Устройство имеет три режима работы: входы, связанные с выходами БУ 3 и вычис- накопления, считывания и обработки инлительного блока 8. Выходы микросхем об- формации, причем, режимы накопления разуют, соответственно, информационный блоками 4 и 5 и считывания вычислительным и адресный многоразрядные выходы комму- 30 блоком 8 осуществляются циклично, сменяя друг друга, а режим обработки информации

Вычислительный блок 8 обеспечивает вычислительным блоком 8 осуществляется установку блоков устройства в исходное со- паралле: ь «о текущему циклу накопления, стояние, организацию работы устройства в начиная с второго цикла накопления. режиме считывания и обрабо«ки информа- 35 В режиме накопления информации устции и вычисление необходимых параметр,>в ройство работает следующим образом. для формирования и вывода выходных дан- При включении питания и запуска проных на терминальные устройства, а также граммы в вычислительном блоке 8 обнуляси; йала на окончание процесса обследова- ются все ячейки его ОЗУ; вырабатывается н«,я. Вычислительный блок 8 может быть 40 импульс "сброса", науправляющихшинах1 выполнен, например. в виде однокристалль- и 3 и шине "строб-4" устанавливаются высо«ой микроЭВМ, например, типа кий уровень напряжения, а на остальных

Устройство, служащее для обеспечения ра- испытуемого, стимулируя его биоактивоты вычислительного блока в соответствии ность, и сигналы ВП мозга начинают постус заложенной в него программой, пать на УБП 1 устройства.

1804787

По синхроимпульсу с генератора 9, БУ 3 причем, по переднему фронту первых трех начинает вырабатывать управляющие сиг- импульсов генератора 21 состояние выхода налы следующим образом.. "выбор мксх" (см. фиг. 7ж) меняется от уровflo каждому очередному синхроимпуль- ня логической "1" к уровню логического "0", су на шестом выходе БУ 3 (первый выход 5 à по заднему фронту этого же импульса— счетчика синхроимпульсов 16) формируется возвращается к уровню логической "1". Четинвертируемый синхроимпульс, который вертый импульс генератора 21 подтверждапоступает в коммутатор 6 и меняет состоя- ет уровень логической "1", установленный ние его О-триггера, обеспечивая, с частотой на выходе "выб,мксх" задним фронтом синхроимпульсрв генератора звуковых сти- 10 третьего импульса генератора 21, и по цепи мулов 9, стробирование микросхем, под- обратной связи отключает генератор 21 до ключающих к БУ 3 входы прихода в формирователь 18 следующего

"запись-считывание" и "выбор микросхемы" импульса с генератора 20 формирователя первого — по нечетным синхроимпульсам, адресов 17. При этом, на выходе "зап.счит" блока накопления 4 и второго — по четным "5 формирователя 18, с задержкой от начала синхроимпульсам, блока накопления 5. действия его генератора 21, равный периоПо первым двум синхроимпульсам с ге- ду колебаний Этого генератора, т.е. по перенератора 9 на выходе формирователя 19 — днему фронту его второго импульса, будет выход "разр.зап." БУ3, вырабатывается сиг- установлен уровень логической "1" (см. фиг. нал высокого уровня, который меняется на 20 7э), сохраняющийся до конца действия имнизкий уровень по поступлению в БУ 3 .пульса генератора 20. третьего синхроимпульса и сохраняется по Таким образом, за время действия одвсем последующим синхроимпульсам до ного импульса генератора 20 формироватеконца цикла накопления. ля адресов 17, состояние выходов

Каждый очередной инвертированный 25 "выб.мксх" и "зап,счит." формирователя 18 синхроимпульс с первого выхода счетчика БУЗ будет меняться по переднемуизадне16 обнуляет счетчики формирователя адре- му фронтам трех импульсов генератора 21 и сов 17 и запускает. его генератор 20 (см. фиг. в соответствующие им моменты на выходах

7а), который работает, пока не будет сфор- "выб.мксх" — "зап.счит." будут сформировамирован адрес последней ячейки памяти 30 ны, соответственно, следующие состояния:

ОЗУ 13, работающего по данному синхро- "0"-"0", "1"-"0", "0"-"1", "1"-"1", "0"-"1", "1".импульсу блока накопления 4 и 5. "1". По четвертому импульсу генератора 21, С частотой импульсов генератора 20 присутствующие на обоих выходах формиформирователь17 вырабатывает очередной . рователя 18 сигналы логической "1" не меадрес, через коммутатор 7 поступающий в 35 няются и сохраняются до прихода в

ОЗУ 13 работающего блока накопления 4(5). формирователь 18 следующего импульса геОдновременно с изменением адреса осуще- нератора 10. ствляется запуск АЦП 2, сброс регистра Работа блоков 4 и 5 накопления инфорсдвига формирователя 18, т.е. перевод в ин- мации осуществляется идентично и nooseверсное состояние сигналов на его выходах 40 редно следующим образом.

"запись-считывание" и "выбор микросхем" . При действии очередного синхроими запуск его генератора импульсов 21 (см. пульса генератора 9, на входе стробировафиг. 7б), ния синхронизатора 15 одного из блоков 4(5)

С частотой импульсов генератора 20 накопления присутствует сигнал высокого

АЦП 2 выставляет на свои информационные 45 уровня — строб 5 (строб 6) приводящий этот выходы очередные значения информацион- блок в активное состояние, а на том же вхоного сигнала в цифровой форме, а на шине де синхронизатора 15 второго блока накоп"ГГ-АЦП" — управляющий сигнал, приводя- ления 5(4) — сигнал низкого уровня, щий к последовательномузаполнению сча- устанавливающий его в пассивное состоястотой импульсов генератора 21 выходов 50 ние. регистра сдвига формирователя 18 логиче- В работающий по текущему синхроимскими единицами (см. фиг. 7в-е) и к форми- пульсу блок 4(5) на информационный вход рованию управляющих сигналов на выходах (вход ОЗУ 13) с частотой импульсов генераформирователя 18. тора 20 БУ 3 поступают, соответственно, По каждому импульсу генератора 20 55 информационные сигналы и адреса ячеек формирователя адресов 17 состояние выхо- памяти ОЗУ 13, на входе строб 5 (строб 6) да "выб.мксх" формирователя управляющих синхронизатора 15 присутствует сигнал высигналов 18 меняется шесть раэ от уровня сокого уровня. логической "1" (сброс регистра формирова- При действии первого в данном цикле теля 18) к уровню логического "0" и обратно, накопления синхроимпульсов (первый им13

1804787

14 пульс для блока 4 и второй синхроимпульс ся перезапись информации в БР 14, Появле-дляблока5)навходе "раэ.зап,"синхрони- ние сигнала высокого уровня на входе затора 15 присутствует сигнал высокого "выб.мксх" переводит ОЗУ 13 в режим храуровня, блокирующий перезапись инфор- нения информации. Описанные циклы запимации из ОЗУ 13 в буферный регистр 14 на си — считывания повторяются с частотой всевремядействияданногосинхроимпуль- 5 импульсов генератора 20 БУ 3, причем, за са. При этом, на выходе БР 14 присутствует счет соответствующего подбора соотношенулевая информация, т.е. сигналы низкого ниячастотгенераторов20и21циклысчитыуровня, которые с частотой стробирования, вания и записи осуществляются в моменты формируемой синхронизатором 15, пораэ- смены адреса ячеек ОЗУ 13, работающего рядно подводятся к второму информацион- 10 по текущему синхроимпульсу генератора 9 ному входу накопителя 12. Последний, во блока накопления 4(5). Когда адрес ячейки время действия первого для данного блока ОЗУ13 данного бока 4(5) станет равным 256, 4(5) в цикле накопления синхроимпульса, происходит остановгенератора20вформиосуществляет пассивное сложение инфор- 15 рователе адресов 17 БУ 3 до поступления в мации, поступающей на его входы с выхо- него следующего синхроимпульса с выхода дов АЦП 2 и БР 14 с постоянной выдачей генератора 9, подключающего к БУЗ второй результата сложения на информационный блок накопления 5(4) и прибавляющего едивход ОЗУ 13. Результат сложения нулевой ницу к содержимому счетчика импульсов 16 информации с информацией, поступающей 20 БУ 3. Таким образом, в блоке накопления 4 с выхода АЦП 2, из накопителя 12 поступает будет накапливаться информация по нечетна соответствующие входные шины ОЗУ13, ным импульсам генератора 9 звуковых симна управляющих шинах которого сигналы волов, а в блоке 5 - накапливаться меняются в соответствии с описанной раба- информация по четным импульсам. той БУ 3 (формирователя 18). 25 Работа устройства продолжается анаПри этом, при наличии сигнала низкого логично описанному, пока в счетчике синхуровня на обоих входах управления ОЗУ 13 роимпульсов 16 не накопится 48 импульсов, осуществляется считывание информации из после чего по линии обратной связи в этом

ОЗУ на его выходные шины (без перезаписи счетчике 16 будет заблокировано прохождев данном цикле работы в БР 14). При уста- 30 ние синхроимпульсов на его первый выход, новке высокого уровня сигнала на входе а на втором выходе счетчика 16 устанавли"зап.счит."производится запись информа- вается сигнал высокого уровня "Гт-БУ", зации иэ накопителя 12 в ОЗУ 13, а при уста- пускающий через порт ввода информации в новке сигнала высокого уровня на входе вычислительныйблок8программупоследо"выб.мксх" — обеспечивается режим хране- 35 вательного считывания им информации иэ ния информации. первого 4 и второго 5 блоков накопления.

При действии всех последующих теку- Работа устройства в режиме считыващих синхроимпульсов (начиная с третьего), ния осуществляется следующим образом, сигнал на выходе "разр.зап." синхрониэато- Сменой сигналов на высокий уровень на ра 15 имеет низкий уровень. При этом, при 40 шине "строб-3" и на низкий уровень — на наличии низкого уровня на входах . шине "строб-4" через коммутатор 7 осуще"зап.счит" и "выб.мксх" осуществляется пе- ствляется переключение адресных шин ОЗУ резапись информации из ОЗУ 13 в БР 14, а 13 блоков накопления 4 и 5 от адресных шин при появлении сигнала высокого уровня на БУ 3 к адресным. шинам вычислительного входе "эап.счит, — этот процесс блокирует- 45 блока 8, задающим адреса считывания ячеcs. Информация, записывающая в этот-мо- ек ОЗУ 13 блоков 4 и 5, . мент в БР 14 из ОЗУ 13, устанавливается на Установкой потенциала высокого уроввыходных шинах БР 14, откуда она поступа- ня на шине "строб-1" осуществляется кометна второй информационный входнакопи- мутация к информационным шинам теля 12; На выходе последнего таким 50 вычислительного блока 8 выходных инфороб разом будет формироваться результат мационных шин ОЗУ 13 блока накопления 4. сложения текущей информации с выхода . Подачейсигналовнизкогоуровнянапервую

АЦП 2 с ранее накопленной в данном блоке итретью управляющие шины коммутатора 6 информацией, поступающей в накопитель через входы "зап.счит." ОЗУ 13 блоков 4 и 5

12,свыходаБР14полинииобратнойсвязи, 55 блокируется запись в них информации из

Результат сложения записывается в очеред- АЦП 2 и устанавливается режим считывания ную ячейку ОЗУ 13 при появлении сигнала информации. высокого уровня на его входе "зап,счит.", Подачейсигналавысокогоуровнянауппри низком уровне сигнала на входе равляющуюшину4инизкогоуровнянаши"выбмксх". Этими же сигналами блокирует- ну 6 коммутатора 6, на входе "выб.мксх"

1804787

16 блока 5 формируется сигнал высокого уровня, устанавливающий его ОЗУ 13 в режим хранения информации.

Подачей сигналов высокого уровня на шины 2 и 5 коммутатора 6 формируется сигнал низкогоуровня на входе ивыб.мксх" ОЗУ

13 блока 4, устанавливающий в нем режим считывания информации.

Считывание информации из ОЗУ 13 блоков 4, 5 накопления осуществляется в ячейки памяти ВИЕ1(х) и ВИР2(х) ОЗУ вычислительного блока 8 соответственно, После записи информации в первую ячейку памяти ВИР1(х) из ОЗУ 13 блока 4 и ее запоминания, сменой уровня сигнала на низкий на 5-й управляющей шине коммута-, тора 6 устанавливается режим хранения информации в блоке 4 на время смены адреса, после чего на шине 5 коммутатора 6 вновь устанавливается сигнал высокого уровня и осуществляется запись во вторую ячейку памяти ВИР2(х) вычислительного блока 8. Процесс повторяется, пока не будут заполнены все ячейки (256) памяти ВИР1(х). После этого, подачей сигнала низкого уровня на управляющую шину 5 коммутатора 6 устанавливается режим хранения информации в блоке 4, сменой сигналов с высокого уровня на низкий уровень на шине "строб-1" и с низкбго на высокий уровень на шине

"строб-2" осуществляется переключение . входных. информационных шин коммутатора 6 с первого блока 4 накопления на второй блок 5, а подачей сигнала высокого уровня на управляющей шине 6 коммутатора 6 устанавливается режим считывания информации из блока накопления 5 в вычислительный блок 8.

Считывание информации из памяти блока 5 в ячейки ВИЕ2(х) вычислительного блока 8 осуществляется аналогично описанному, пока не будут заполнены все ячейки

ВИЕ2(х), после чего на шине "строб-4" коммутатора 7 устанавливается сигнал высокого уровня, а .нз шине "строб-3" — низкого; переключающий адрес шины ОЗУ 13 блоков

4, 5 от вычислительного блока 8 к БУ 3.

Подачей низкого уровня сигнала на управляющие шины 2, 5, 4, 6 коммутатора 6 и высокого — нз шины 1, 3 осуществляется подключение к блокам 4, 5 управляющих выходов БУ 3. Нз шине "сброс" вычислительного блока 8 формируется импульс сброса, приводящий БУ 3, коммутатор 6; блоки 4 и

5 накопления и генератор 9 звуковых стимулов в исходное состояние, и осуществляется второй цикл накопления информации блоками 4 и 5 аналогично описанному выше.

Параллельно второму и последующим циклам накопления информации вычислительным блоком 8 осуществляется обработ- . ка информации, накопленной в предыдущем цикле в соответствии с заложенной в

ПЗУ вычислительного блока 8 программой

5 (см. фиг, 6).

При этом, содержимое буфера ВИЕ1(х) складывается с содержимым ячеек буфера

ВИР$1(х) и результат записывается з буфер

ВИЕ$1(х), а: содержимое буфера ВИР2(х)

10 складывается с содержимым буфера

В ИЕ$2(х) и резул.ьтат записывается в буфер

ВИЕ2(х). Поскольку в момент запуска программы содержимое буферов ВИЕ$1(х) и

ВИР$2(х) было обнулено, на первом цикле

15 осуществляется просто перезапись содер; жимого укаэанных ячеек, а в дальнейшем в буферах ВИР$1(х) и ВИР$2(х) копится суммарная информация (по циклам накопле- ния) от первого 4 и второго 5 блоков

20 накопления информации, соответственно.

По мере накопления информации в этих буферах, формы ВП мозга приобретаютдетерминированный характер и становятся все более похожими друг на друга (по парал25 лельным каналам). Оценка схожести этих форм осуществляется по подпрограмме расчет коэффициента взаимной корреляции центральным процессором вычислительного блока 8 между буферами ВИР$1(х) и

30 ВИЕ$2(х) после каждого обращения блока 8 к блокам 4 и 5 накопления по формуле р=1/я

Ох Ру

35 гяе х и Yi — текущие значения, хранящиеся и буферах ВИР$1(х) и BNF$2(x). х и у — средние арифметические значения ВИЕ$1(х) и BMF$2(x), соответственно.

Ох и Dy — дисперсия значений буферов

40 ВИР$1(х) и ВИЕ$2(х). соответственно.

n — количество, значений (ячеек), участвующих в расчете коэффициента корреляции (в нашем примере и - 256).

Значения рассчитанных коэффициен45 тов запоминаются в буфере р (у) и после фильтрации случайных выбросов, сравнивается с заданной константой. Фильтрацию осуществляют в связи с тем, что в первоначальные моменты, когда амплитудная со50 ставляющая шумового процесса во. много раэ превосходит составляющую полезного сигнала, может произойти случайное совпадение сигналов (случайные выбросы) в буфе рах ВИ Е$1(х) и В ИР$2(х). 1огда

55 коэффициент корреляции будет высоким и произойдет ложный останов процесса накопления, а полученные кривые будут соответствовать не ВП мозга, а составляющей шумового сигнала процесса. Чтобы предотвратить данное явление, в программе пре17

1804787 дусмотрена цифровая фильтрация случай- точным для получения достоверной кривой ных выбросов, осуществляемая методом ус- ВП мозга. реднения,т.н.методом "скользящегоокна", Далее, в соответствии с программой.

Коэффициенты корреляции, хранящиеся в центральный процеСсор вычислительного буфере р (у) усредняются с шагом К, начи- 5 блока 8 складывает содержимое буферов ная с первого коэффициента. Чем больше ВИР$1(х) и ВИР$2(х) и результирующую шаг К, тем более плавной получается кри- кривую записывает в буфере ВИР$1(х). вая, Подпрограмма фильтрации работает по Таким образом, в буфере ВИР$1(х) наследующей формуле: ходится значение суммарной кривой моз1=К 10 га, полученной за весь период накопления, p (v) = Х p (y). разделив которое на значение числа цик1=j лов накопления, хранящееся в счетчике гдЕ!-точка, с которой начинаетсЯ Усредне- вычислительного б о ние; вычислительного лока, получают истинные амплитудные значения кривой ВП мозга, которые из вычислительного блока

К- количество точек, Участвующих в ус- 15 мозга которые из выч реднении. 8 выводятся на блоки индикации 10 и региКак правило, К = 5 — 10, что позволяет с аци„11 достаточно уверенно отфильтровать случай- (f) р у ные выбросы. Произведя такую ильт аормула изобретения

° Р У ф Р - 1. устройство для анализа вызванных (совпадений) в начальные моменты .накоппотенциалов головного мозга, содержащее ления информации. последовательно соединенные усилитель биопотенциалов, аналого-цифровой преобПосле фильтрации случайных выбросов разователь и первый блок накопления, генекаждый расчетный коэффициент сравнива- ратор звуковых стимулов, блок и авления, У-"овпа . 25 вычислительный блок и соединенные с ним очеРедного Рассчитанного соответств ю ими и нт а соответствующими шинами обмена блоки кращают процесс накопления, считая, что мутатора, при этом синхро вход блока уп равкривые, накопленные в буферах ВИЕ$1(х) и

ВИЕ$2(х) похожи друг на друга с высокой у о степенью совпадения, т.е. представляют со- товности аналого-цифрового преобраэоваслучае, если р (у) меньше заданной соответствующему входу блока и авления . дит к ожиданию сигнала готовности от БУ3, первый и второй выходы блока уп авления

35 подключены соответственно к первому и по которому процесс ввода и обработки ин- в орому у р формации продолжается до тех пор, пока второму управляющим входам первого блор (y)i не станет равен или больше заданной ка накопления, первый информационный вход второго коммутатора соединен с выхоконстанты, Когда очередной коэффициент у) = const, на уп равля ющую шин "c6 ос" дом первого блока накопления, а его выход р (y) = ° y p

Р р У У ° ° Р этом при обеспечении необходимой степени доможно считать, что полученный в буферах стоверности выделенных вызванных потенф P ц соо ет 45 циалов мозга, оно снабжено вторым блоком ствуют не случайные процессы, а сигналы

ВП мозга, достоверно выявленные описаннакопления, информационный вход которо.го подключен к выходу аналого-цифрового ным выше образом. преобразователя, а выход - к второму инНа этом процесс накопления информации прекращается. Прекращение процесса формационному входу e;cporo коммутатоРоц сса 50 ра, первый адресны вход которого подключен к адресном; выходу вычислинакопления информации может произойти тельного лока, второй адресный вход к адтакже в слУчае, если количество циклов на-. трельного бло а, втор др коплений достигнет предела, заложенного в памяти ПЗУ вычислительного блока 8 (поадресный выход — к адресным входам пеиц"ент 55 ваго и второго блоков накопления, выход корреляции достигнет зада ной величины " брас" вьчислит го б ока подключен константы. При этом, центральный процессор вычислительного блока 8 прекращает процесс накопления, т.к. полное заданное накопления, первого коммутатора, блока число циклов накопления является достауправления и генератора звуковых стимстимулов, четыре выхода стробирования вычисли1804787

25 тельного блока соединены с соответствующими входами второго коммутатора, а его выход управления подключен к соответствующему входу первого коммутатора, первый и второй управляющие входы второго блока накопления подключены соответственно к двум управляющим входам первого коммутатора и первому и второму выходам блока управления, третий выход которого соединен с третьим управляющим входом первого и второго блоков накопления, четвертый выход блока управления подключен к третьему входу управления первого коммутатора, а его пятый выход — к соответствующему входу вычислительного блока, четвертый, пятый и шестой входы управления первого и второго блоков накопления подключены к соответствующим выходам первого коммутатора.

2. Устройство по и; 1, о т л и ч а ю ще ес я тем, что первый и второй блоки накопления выполнены идентичными и содержат накопитель, первый информационный вход которого является информационным .входом блока накопления, буферный регистр, оперативное запоминающее устройство, 5 информационный вход которого соединен с выходом накопителя, адресный вход я вляется адресным входом блока накопления, а выход является информационным выходом блока накопления и одновременно подклю10 чен к входу буферного регистра, информационный выход которого соединен с вторым информационным входом накопителя, и синхронизатор, первый, второй, третий и четвертый входы которого являются соот15 ветственно первым, вторым, третьим и чет-. вертым входами управления блока накопления, а выход подключен к входу управления буферного регистра, вход

"Сброс" которого является входом

20 "Сброс" блока накопления, а два входа управления оперативного запоминающего устройства являются пятым и шестым входами управления блока накопления.

1804787

Ф

К нов

7 нф 804781

Фиг.3

1804787

В Р2() о В

В a2xx+ х)

Р М -оВ Р нет ет да / идание гнала готовности

"Гт-Bg" от

БУЗ(есть сигпалт да

ыдача сигналов на управлявшие шины для подключения информационных и адресных шин АрУВ к первому каналу накопления 4 и приостанови работы

БУЗ читываеие ин ормации иэ -го канала накопления 4 в б е 1 В Р 1 х

Конец накоплениИ

SVI SI(I

3000) ычисление коэ ициента взаимно

" .рве kgrvгr5Р<. + ) @ )

5= нип ups ильтрация меродом усреднения

g(y).= С а У(Э).

Сравнение

9(у)

"co@st е рмирование сигнала на управлящей шине ЛРУО для остановки гене ато а. стим л. льсов ъРея юР*"" у Р

В (IfhI(x) и BI(F62(x)

BUR 1 x)eB

ВОР 1 ° HI В асчет ин орматиьных параметров кривой ВВ моэга и выдача их .на

r воплей и печат ее с во б.

6 !

1804787 зап сч.

Корректор О.Кравцова

Редактор С. Кулакова

Заказ 909 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж 35, Раушская наб.. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 л выб. мнсх

Ъ фиг.7

Составитель А. Киреев

Техред M.Ìîðãåíòàë