Устройство для контроля каналов связи

 

Использование: в системах,работающих совместно с декодирующими устройствами сверточного типа и демодуляторами с многозвенным квантованием сигнала. Сущность изобретения: устройство содержит блок регистров 1, дешифратор 2, три элемента ИЛИ 3,4,5, четыре счетчика 7,8,9,18, два блока сравнения 6,19, триггер 16, блок индикации 10. 1-19-17-9-10-, 1-6-9, 2-3-7-6-9, 2-4-18-16-17, 2-5-8-19. Введение элементов 18, 16, 17, 19 позволяет выделить группы состояний, которые увеличивают вероятность появления ошибок на выходе декодирующих устройств сверточного типа, снижают быстродействие аппаратуры обработки информации и характеризуют качество каналов связи. 1 ил.

Изобретение относится к технике электросвязи и вычислительной технике, предназначено для оценки качества каналов связи и может быть использовано в системах, работающих совместно с декодирующими устройствами сверточного типа и демодуляторами с многоуровневым квантованием сигнала.

Известно устройство для оценки состояния канала связи (см.авт.св. СССР N 1241497, кл. Н 04 В 3/46, 1985), которое содержит усилитель с автоматической регулировкой усиления, демодулятор, аналого-цифровой преобразователь, блок выделения тактовых импульсов, элемент задержки, первый компаратор, демультиплексор, блок выделения одиночного импульса, счетчик проб, элемент ИЛИ, второй и третий компараторы, первый, второй, третий и четвертый блоки ключей, первый и второй регистры, пятый и шестой блоки ключей, датчик кодов опорных уровней, переключатель, первый и второй сдвоенные переключатели, вычитатель, блок усреднения и блок отображения.

Недостатком известного устройства является его функциональная сложность, обусловленная наличием аналоговых элементов, сложность управления работой его и необходимость поддерживать определенный уровень сигнала на выходе демодулятора.

Наиболее близким по технической сущности к предложенному является устройство контроля дискретных каналов (см.авт.св. СССР) N 1540014, кл. Н 04 В 3/46, 1988 г.), содержащее анализатор принимаемого сигнала, первый счетчик, блок сравнения, первый элемент ИЛИ, первый дешифратор, причем вход устройства подключен к входу анализатора принимаемого сигнала, выход которого подключен к первому входу первого счетчика, второй вход которого соединен с вторым входом блока сравнения и подключен к выходу первого элемента ИЛИ, первый, второй и третий входы которого подключены к первому, второму и третьему выходам первого дешифратора, первый вход которого подключен к первому выходу блока сравнения, первый вход которого подключен к выходу первого счетчика, второй и третий счетчики, второй и третий элементы ИЛИ, второй дешифратор, блок индикации, первый вход второго счетчика подключен к выходу второго элемента ИЛИ, первый вход которого подключен к первому выходу первого дешифратора, второй и третий входы которого соединены с вторым и третьим входами второго счетчика, выход которого подключен к входу второго дешифратора и является выходом устройства, первый выход второго дешифратора подключен к второму входу второго элемента ИЛИ и соединен с вторым входом третьего счетчика, первый вход которого подключен к выходу третьего элемента ИЛИ, и первый и второй входы которого подключены к первому и второму выходам первого дешифратора, выход третьего счетчика подключен к входу блока индикации, блок импульсной линии задержки и блок регистров, первый, второй..., n-й входы которого подключены к второму, третьему,..., n-му выходам второго дешифратора и соединены с первым, вторым,..., n-м входами блока импульсной линии задержки, выход которого подключен к второму входу первого дешифратора, третий вход которого подключен к второму выходу блока сравнения, третий и четвертый входы которого подключены к первому и второму выходам блока регистров.

Недостатком является то, что контроль за качеством дискретного канала проводится после выявления ошибок анализатором принимаемого сигнала, их подсчета и последующей обработки. Если в составе анализатора принимаемого сигнала использовать декодер сверточного типа (декодер Витерби), реализованный по какому-либо общепринятому схемотехническому решению, то обработка в нем информации длится около сотни рабочих тактов (конкретная величина зависит от решения), а обработка ошибок займет еще несколько сот тактов. Такие величины задержек снижают быстродействие при анализе принимаемой информации аппаратурой приема и обработки, а количество ошибок снижает ее достоверность и характеризует качество каналов связи.

Технический результат, на который направлено изобретение, заключается в выделении групп состояний, которые увеличивают вероятность появления ошибок на выходе декодирующих устройств сверхточного типа, снижают быстродействие аппаратуры обработки информации и характеризуют качество каналов связи.

Совокупность существенных признаков, достаточных для достижения технического результата, определяется тем, что в устройство для контроля дискретных каналов, содержащее блок регистров, дешифратор, первый, второй и третий элементы ИЛИ, первый блок сравнения, первый, второй и третий счетчики, блок индикации, причем входы данных и управления блока регистров являются входами данных и управления устройства, информационный вход устройства подключен к информационному входу дешифратора, четвертый и пятый входы которого подключены к первому и второму входам первого элемента ИЛИ, выход которого подключен к счетному входу первого счетчика, информационный выход которого подключен к первому информационному входу первого блока сравнения, первый и второй выходы которого подключены к входу "Разрешение" и входу "Сброс" третьего счетчика, информационный выход которого подключен к информационному входу блока индикации и является выходом устройства, первый, второй, третий, шестой, седьмой восьмой выходы дешифратора подключены к первому, второму, третьему, четвертому, пятому и шестому входам второго элемента ИЛИ, выход которого подключен к входу "Сброс" первого счетчика, вход "Разрешение" которого соединен со счетным входом второго счетчика и является тактовым входом устройства, первый и восьмой выходы дешифратора подключены к первому и второму входам третьего элемента ИЛИ, выход которого подключен к входу "Сброс" второго счетчика, первый информационный выход блока регистров подключен к второму информационному входу первого блока сравнения, введены триггер, элемент И, второй блок сравнения, четвертый счетчик, причем синхровход второго блока сравнения подключен к тактовому входу устройства и соединен со счетным входом четвертого счетчика, выход которого подключен к D-входу триггера, С-вход которого подключен к выходу первого элемента ИЛИ и соединен с входом "Сброс" четвертого счетчика, вход "Разрешение" которого подключен к выходу второго элемента ИЛИ, выход триггера подключен к первому входу элемента И, выход которого подключен к счетному входу третьего счетчика, второй вход элемента И подключен к выходу второго блока сравнения, первый и второй информационные входы которого подключены соответственно к информационному выходу второго счетчика и второму информационному выходу блока регистров.

Существенные признаки, отличающие предлагаемое устройство для контроля каналов связи от прототипа, состоят во введении триггера, элемента И, второго блока сравнения и четвертого счетчика.

Это позволяет обеспечивает своевременное обнаружение зашумленных каналов с большим количеством ошибок и предварительно оценить возможность работы с ними или перейти на другие каналы, так как шум в канале приводит к искажению передаваемой информации и повышению интенсивности работы систем приема и обработки, а в случае невозможности повтора сообщений, передаваемых по каналам - к тупиковым ситуациям.

Технико-экономические преимущества изобретения по сравнению с прототипом состоят в том, что при наличии группы каналов цифровой связи с помощью предлагаемого устройства можно проводить отбор каналов по степени воздействия помех на передаваемую информацию или зашумленности каналов. Работа с выбранным каналом обеспечивает снижение вероятности появления ошибок на выходе декодирующих устройств сверточного типа (декодеров Витерби) посредством предварительного выделения групп состояний на входе, воздействие которых и приводит к ошибкам при декодировании и снижает достоверность получаемой информации и быстродействие аппаратуры обработки.

На чертеже приведена структурная схема устройства для контроля каналов связи.

Устройство для контроля каналов связи содержит блок регистров 1, дешифратор 2, первый, второй и третий элементы ИЛИ 3, 4 и 5, первый блок сравнения 6, первый, второй и третий счетчики 7, 8 и 9, блок индикации 10, причем входы данных и управления блока регистров 1 являются входами данных 11 и управления 12 устройства, информационный вход 13 устройства подключен к информационному входу дешифратора 2, четвертый и пятый выходы которого подключены к первому и второму входам первого элемента ИЛИ 3, выход которого подключен к счетному входу первого счетчика 7, информационный выход которого подключен к первому информационному входу первого блока сравнения 6, первый и второй выходы которого подключены к входу "Разрешение" и входу "Сброс" третьего счетчика 9, информационный выход которого подключен к информационному входу блока индикации 10 и является выходом 14 устройства, первый, второй, третий, шестой, седьмой и восьмой выходы дешифратора 2 подключены к первому, второму, третьему, четвертому, пятому и шестому входам второго элемента ИЛИ 4, выход которого подключен к входу "Сброс" первого счетчика 7, вход "Разрешение" которого соединен со счетным входом второго счетчика 8 и является тактовым входом 15 устройства, первый и восьмой выходы дешифратора 2 подключены к первому и второму входам третьего элемента ИЛИ 5, выход которого подключен к входу "Сброс" второго счетчика 8, первый информационный выход блока регистров 1 подключен к второму информационному входу первого блока сравнения 6, триггер 16, элемент И 17, четвертый счетчик 18, второй блок сравнения 19, синхровход которого подключен к тактовому входу 15 устройства и соединен с счетным входом четвертого счетчика 18, выход которого подключен к D-входу триггера 16, С-вход которого подключен к выходу первого элемента ИЛИ 3 и соединен с выходом "Сброс" четвертого счетчика 18, вход "Разрешение" которого подключен к выходу второго элемента ИЛИ 4, выход триггера 16 подключен к первому входу элемента И 17, выход которого подключен к счетному входу третьего счетчика 9, второй вход элемента И 17 подключен к выходу второго блока сравнения 19, первый и второй информационные входы которого подключены соответственно к информационному выходу второго счетчика 8 и второму информационному выходу блока регистров 1.

Устройство для контроля каналов связи проводит контроль за чередованием двоичных чисел (011) и (100) или десятичных 3 и 4 в принимаемой последовательности трехразрядных двоичных чисел. При трехбитовом квантовании - мягкое решение демодулятора - (000) = 0 является наиболее достоверным значением при переданном символе 0 и уровни квантования монотонно возрастают до значения (111) = 7 достоверного для передачи символа 1. Таким образом значения (011) = 3 и (100) = 4 предполагают равную вероятность передачи символов 0 и 1 и косвенно характеризуют наличие шума в канале.

Устройство для контроля каналов связи работает следующим образом.

С входа данных 11 устройства в блок регистров 1 по строб-импульсам с входа управления 12 устройства последовательно записываются два двоичных числа (порога). На информационный вход 13 устройства поступает последовательность двоичных чисел из дискретного канала (с демодулятора) в пределах от (000) = 0 до (111) = 7, которые передаются на входы дешифратора 2. Дешифратор 2 вырабатывает на одном из своих восьми выходов сигнал логического "0". Первый, второй и третий элементы ИЛИ 3,4 и 5 проводят отбор соответствующих состояний после появления на входе соответствующего элемента ИЛИ сигнала логического "0", на его выходе формируется сигнал лог.0. Первый элемент ИЛИ 3 проводит отбор состояний 3 и 4 (равная вероятность передачи символов 0 и 1 в канале). Второй элемент ИЛИ 4 проводит отбор состояний 0,1,2,5,6 и 7. Третий элемент ИЛИ 5 проводит отбор состояний 0 и 7 (максимальная вероятность передачи символов 0 и 1 в канале).

Первый счетчик 7 подсчитывает количество состояний 3 и 4, следующих непрерывно одна за другим и сбрасывается сигналом с выхода второго элемента ИЛИ 4. Содержимое первого счетчика 7 передается на первый информационный вход первого блока сравнения 6. На второй его информационный вход поступает значение порога, установленное на первом информационном выходе блока регистров 1. Если значение порога меньше значения, поступающего с выхода первого счетчика 7, на втором выходе первого блока сравнения 6 формируется сигнал логической "1", который сбрасывает содержимое третьего счетчика 9. Если значение порога больше значения, поступающего с выхода первого счетчика 7, на первом выходе первого блока сравнения 6 формируется сигнал логического "0", который поступает на вход "Разрешение" третьего счетчика 9, разрешая запись по счетному входу. Четвертый счетчик 18 подсчитывает количество непрерывно следующих одно за другим состояний от 0 до 7 (кроме состояний 3 и 4) не прерываемое состояниями 3 и 4. С выхода четвертого счетчика 18 сигнал логического 0 поступает на D-вход триггера 16 и тактируется по С-входу сигналом с выхода первого элемента ИЛИ 3, который одновременно сбрасывает содержимое четвертого счетчика 18. На выходе четвертого счетчика 18 выделяется импульс, значение которого соразмеримо с величиной глубины декодирования (или длиной памяти пути) декодера сверточного типа (обычно от 28 до 60). Триггер 16 до сброса четвертого счетчика 18 устанавливается по инверсному выходу в состояние логической "1". Второй счетчик 8 подсчитывает количество состояний от 1 до 6, следующих непрерывно одно за другим, и выдает это значение на первый информационный вход второго блока сравнения 19. Второй блок сравнения 9 по строб-импульсу проводит сравнение значения, поступающего с выхода второго счетчика 8 со значением порога, установленного на втором информационном выходе блока регистров 1. При превышении значения порога на выходе второго блока сравнения 19 формируется сигнал логической "1", который поступает на второй вход элемента И 17. Если на первом входе элемента И 17 установлен сигнал логической "1" с выхода триггера 16, на выходе элемента И 17 вырабатывается также сигнал логической "1", который передается на счетный вход третьего счетчика 9. Третий счетчик 9 подсчитывает количество выявляемых устройством состояний канала и выдает это значение на выход 14 устройства и на вход блока индикации 10 для визуального представления.

Установка порогов осуществляется ППЭВМ типа ЕС1841, однако для более гибкого управления устройством можно использовать свой локальный процессор. Алгоритм работы локального процессора сводится к анализу выдаваемой устройством информации и перебору порогов, исходя из признаков возможного схемотехнического решения декодирующих устройств сверточного типа, используемых для работы с каналом.

Устройство для контроля каналов связи входит в состав аппаратного комплекса, работающего совместно с ППЭВМ типа ЕС1841, и имеет несложную техническую реализацию на основе серийных интегральных микросхем (ИМС) 530 серии: блок триггеров 1 на ИМС 530ТМ8, дешифратор 2 на ИМС 530ИД7, первый и третий элементы ИЛИ 3 и 5 на ИМС 530ЛЛ1, второй элемент ИЛИ 4 на ИМС 530ЛЕ4, 530ЛН1 и 530ЛЛ1, первый и второй блоки сравнения 6 и 19 на ИМС 530СП1 и 530ЛН1, первый и третий счетчики 7 и 9 на ИМС 530ИЕ7, второй счетчик 8 на ИМС 530 ИЕ5, триггер 16 на ИМС 530ТМ2, элемент И 17 на ИМС 530ЛИ1, четвертый счетчик 18 на ИМС 530ИЕ8; блок индикации 10 на ИМС 514ИД1 и 324ЛС1.

Формула изобретения

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАНАЛОВ СВЯЗИ, содержащее блок регистров, входы данных и управления которого являются входами данных и управления устройства, дешифратор, информационный вход которого является информационным входом устройства, три элемента ИЛИ, первый блок сравнения, три счетчика и блок индикации, четвертый и пятый выходы дешифратора подключены к первому и второму входам первого элемента ИЛИ, выход которого подключен к счетному входу первого счетчика, информационный выход которого подключен к первому информационному входу первого блока сравнения, первый и второй выходы которого подключены к входу "Сброс" третьего счетчика, информационный выход которого подключен к информационному входу блока индикации и является выходом устройства, первый, второй, третий, шестой, седьмой и восьмой выходы дешифратора подключены к первому, второму, третьему, четвертому, пятому и шестому входам второго элемента ИЛИ, выход которого подключен к входу "Сброс" первого счетчика, вход "Разрешение" которого соединен со счетным входом второго счетчика и является тактовым входом устройства, первый и восьмой выходы дешифратора подключены к первому и второму входам третьего элемента ИЛИ, выход которого подключен к входу "Сброс" второго счетчика, первый информационный выход блока регистров подключен к второму информационному входу первого блока сравнения, отличающееся тем, что введены триггер, элемент И, четвертый счетчик, второй блок сравнения, синхровход которого подключен к тактовому входу устройства и соединен со счетным входом четвертого счетчика, выход которого подключен к D-входу триггера, C-вход которого подключен к выходу первого элемента ИЛИ и соединен с выходом "Сброс" четвертого счетчика, вход "Разрешение" которого подключен к выходу второго элемента ИЛИ, выход триггера подключен к первому входу элемента И, выход которого подключен к счетному входу третьего счетчика, второй вход элемента И подключен к выходу второго блока сравнения, первый и второй информационные входы которого подключены соответственно к информационному выходу второго счетчика и второму информационному выходу блока регистров.

РИСУНКИ

Рисунок 1