Устройство сопряжения импульсных датчиков с блоком обработки информации

 

Использование: в автоматике и вычислительной технике, системах автоматического сбора и обработки информации. Сущность: устройство содержит датчики 1, шифратор 2, две группы усилителей-формирователей 3, 4, блок 5 обработки информации, 3 ил.

Изобретение относится к вычислительной технике и автоматике и может быть использовано для автоматизированного сбора и обработки информации.

Целью изобретения является повышение достоверности передаваемой информации.

На фиг. 1 представлена схема устройства; на фиг. 2 - схема усилителя-формирователя; на фиг. 3 - электрическая принципиальная схема усилителя-формирователя.

Устройство сопряжения импульсных датчиков с блоком обработки информации (фиг. 1) содержит импульсные датчики 1, шифратор 2, первую и вторую группы усилителей-формирователей 3 и 4, блок 5 обработки информации. На фиг. 1 обозначены линии 6 и 7 связи.

Усилитель-формирователь (фиг. 2) содержит интеграторы 8, усилители 9, элемент 10 отрицательной обратной связи, элементы 11 положительной обратной связи.

Устройство работает следующим образом.

Импульсный сигнал с одного из датчиков 1, пройдя по соответствующему проводу линии 6 связи, поступает на один из входов шифратора 2, представляющего собой диодный шифратор для преобразования импульса сигнала в параллельный импульсный двоичный код, причем как прямой, так и обратный (инверсный). Например, если информация поступает на вход шифратора 2 от первого датчика, то, как видно из фиг. 1, импульсы должны появляться на соответствующих выходах шифратора 2, а на других выходах должны быть нулевые потенциалы. Другими словами, после шифратора 2 в одном из проводов линии каждого разряда кода всегда должен быть импульс сигнала ("рабочий" импульс), а в другом отсутствует сигнал (нулевой потенциал).

Однако из-за взаимного влияния проводов в линии 6 связи при прохождении импульса сигнала от одного из датчиков 1 к шифратору 2 в других проводах линии наводятся импульсы-помехи. В результате на всех выходах шифратора имеются импульсы (на одних - "рабочие" импульсы, на других - импульсы помех), что резко снижает достоверность передаваемой информации, поскольку импульсы помех по параметрам амплитуды и длительности могут быть близки к импульсам сигнала.

С другой стороны, как показывают измерения, дифференциальные импульсы помех в любом случае имеют меньшую длительность, поэтому появляется возможность полного подавления помех с помощью предлагаемого усилителя-формирователя (фиг. 2). Это достигается за счет того, что более короткий импульс помехи после интегрирования его с помощью интегратора 8 имеет более низкую амплитуду и более пологий передний фронт по сравнению с "рабочим" импульсом. В результате "рабочий" импульс опережает по величине импульс помехи, первым запускает свой усилитель 9 и через общий элемент 10 отрицательной обратной связи закрывает второй вход для прохождения (усиления) помехи. Одновременно благодаря раздельной положительной обратной связи "рабочий" импульс лавинно усиливается и принимает форму, близкую к прямоугольной. Аналогично происходит подавление помех, возникающих в линиях последующей передачи импульсных кодов от шифратора 2 к блоку 5 обработки информации (например, в линии 7 на фиг. 1).

На фиг. 3 представлена полная электрическая принципиальная схема усилителя-формирователя, где цепочки R₁C₁ и R₆C₃ выполняют функции интеграции сигналов, элементы R₁₀ и D₃ являются элементом общей отрицательной обратной связи, а емкости С₂ и С₄ - раздельные элементы положительной обратной связи.

Формула изобретения

УСТРОЙСТВО СОПРЯЖЕНИЯ ИМПУЛЬСНЫХ ДАТЧИКОВ С БЛОКОМ ОБРАБОТКИ ИНФОРМАЦИИ, содержащее шифратор, входы которого являются входами устройства для подключения импульсных датчиков, отличающееся тем, что, с целью повышения достоверности передаваемой информации, в устройство введены две группы усилителей-формирователей, каждый из которых содержит первый и второй интеграторы, первый и второй усилители с положительной обратной связью и элемент отрицательной обратной связи, вход которого соединен с выходами первого и второго усилителей с положительной обратной связью входы которых соединены с выходом элемента отрицательной обратной связи, выходы первого и второго интеграторов соединены соответственно с входом первого и второго усилителей с положительной обратной связью, прямые и инверсные выходы шифратора соединены с первым и вторым интеграторами соответствующего усилителя-формирователя первой группы, выходы усилителей с положительной обратной связью которого соединены с входами интеграторов соответствующего усилителя-формирователя второй группы, выходы усилителей с положительной обратной связью которого являются выходами устройства для подключения к блоку обработки информации.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3