Счетный триггер с логическим счить1ванием

 

2I7449

ОйиСАнии

ИЗОБРЕТЕНИЯ

К АВТОРСНОМУ СВИДЕТЕДЬСТВУ

Союз Соаатскиа

Социалистических

Республик

\ наес - А платэ,т,,o- r нича. тетй - -. „ кот:в:, :!, . ч А

Зависимое от авт. свидетельства ¹

Заявлено 21.I I I.1966 (Ь" 1062320/26-24) Кл. 21ат, 36/18 с присоединением заявки №

МПК Н 03k

УДК 621.374.3(088.8) Приоритет

Опубликовано 07.V.1968, Бюллетень ¹ 16

Дата опубликования описания 19.Л!.1968

Комитет по делам изобретений и открытий при Совете 1т1ипнстроа

СССР

Авторы изобретения

В. С. Миронов и Э. А. Баканович

Заявитель Центральный научно-исследовательский и проектно-технологический институт организации и техники управления

СЧЕТНЫЙ ТРИГГЕР С ЛОГИЧЕСКИМ СЧИТЫВАНИЕМ

Известен счетный триггер с логическим считыванием, содержащий логическую схему

«ЗАПРЕТ», схему «ИЛИ», схему разновременного «И» и гасящий элемент, Предложенный триггер отличается от известных тем, что выход источника счетных импульсов соединен со входами считывания схем

«ИЛИ» и разновременного «И», вход записи схемы разновременного «И» соединен с выходом схемы «ЗАПРЕТ», второй вход считывания схемы «ИЛИ» соединен с выходом источника логического считывания и выход источника импульсов гашения соединен с третьим входом считывания схемы «ИЛИ» и вторым входом считывания схемы разновременного «И». Это позволяет уменьшить потребление мощности питания.

На чертеже изображена функциональная схема счетного триггера с логическим считыванием.

Она содержит схему «ЗАПРЕТ» 1, схему

«ИЛИ» 2, схему разновременного «И» 8 и гасящий элемент 4. Схема «ЗАПРЕТ» 1 состоит из двух феррит-транзисторных модулей 5 и б, причем коллектор модуля 5 соединен с эмиттером модуля б. Выход схемы «ЗЛПРЕТ» 1 соединен со входами записи «1» схем «ИЛИ»

2 и разновременного «И» 8. Счетный триггер, выполненный на феррит-транзисторных модулях, работает при четырехтактном цикле питания следующим образом.

С приходом первого импульса на «счетный вход» в такте l, происходит запись «1» в мо5 дули 5 и б схемы «ЗАПРЕТ» 1 и считывание схем «ИЛИ» 2 и разновременного «И» 8. В такте /е тактовым импульсом считывается гасящий элемент 4, но так как в него не была записана «1», не происходит гашения схемы

10 «ЗЛПРЕТ» 1. В такте f (или l ) осуществляется считывание схемы «ИЛИ» 2 логическим сигналом «опрос» (при считывании в такте 4 считывание триггера и поступление счетного импульса производятся в разных циклах), но

15 так как «1» не была записана в схему «ИЛИ»

2, на «выходе» не будет импульса. В такте t4 тактовым импульсом считывается схема «ЗАПРЕТ» 1 и «1» записывается в схему «ИЛИ»

2 и разновременное «И» 8. Триггер устанав20 ливается в положение «1» и остается в таком состоянии до прихода очередного сигнала onроса или прихода счетного импульса. При очередном считывании логическим сигналом

«опрос» в такте t.- (или 1,) кодовый импульс

2S «1» регенерирует в замкнутой цепи, образованной схемами «ЗАПРЕТ» 1 и «ИЛИ» 2. и триггер снова устанавливается в положение

«1». При этом на «выходе» появляется импульс. С приходом второго импульса на «счет30 ный вход» происходит запись «1» в модули 5

217449

Предмет изобретения

mubm лЕУуюо тфааера

Составитель Е. В. Максимов

Редактор О, Д. Привезенцева Техред P. М. Новикова Корректоры: О. Б. Тюрина и Н. И, Быстрова

Заказ 1970/11 Тираж 530 Подписное

ЦНИИПИ Комигета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр Сапунова, 2 и Ю схемы «ЗАПРЕТ» 1 и считывание схем

«ИЛИ» 2 и разновременного «И» 8. Схема

«ИЛИ» 2 дублирует запись «1» в схему «ЗАПРЕТ» 1. С выхода схемы разновременного

«И» 8 импульс поступает на запись «1» в гасящий элемент 4 и на выход — «на счетный вход последующего триггера». В такте 4 тактовым импульсом считывается гасящий элемент 4, который производит гашение «1» в феррит-транзисторном модуле 6 схемы «ЗАПРЕТ» 1. Триггер устанавливается в положение «0». При поступлении импульса на вход

«гашение» в такте 1, происходит считывание схем «ИЛИ» 2, разновременного «И» 8 и запись «1» в гасящий элемент 4, который производит гашение схемы «ЗАПРЕТ» 1. Независимо от предыдущего состояния триггер устанавливается в состояние «0».

Счетный триггер с логическим считыванием, содержащий логическую схему «ЗАПРЕТ», 5 схему «ИЛИ», схему разновременного «И» и гасящий элемент, отличающийся тем, что, с целью уменьшения потребляемой мощности питания, выход источника счетных импульсов соединен со входами считывания схем «ИЛИ»

10 и разновременного «И», вход записи схемы разновременного «И» соединен с выходом схемы «ЗАПРЕТ», второй вход считывания схемы «ИЛИ» соединен с выходом источника логического считывания и выход источника им15 пульсов гашения соединен с третьим входом считывания схемы «ИЛИ» и вторым входом считывания схемы разновременного «И».