Устройство для допускового контроля функциональных состояний технических систем

 

Изобретение относится к вычислительной технике и может найти применение в автоматических системах испытаний, контроля качества, определения категорий. Техническим результатом является расширение класса решаемых задач. Для этого устройство для допускового контроля функциональных состояний технических систем содержит группу блоков памяти, дифференцирующий элемент, триггер, группу блоков сравнения, каждый из которых содержит регистры памяти, сумматоры, блоки элементов И, блок элементов ИЛИ, компаратор, инвертор, элемент ИЛИ, группу регистров памяти, группу элементов И. 1 ил.

Изобретение относится к вычислительной технике и может найти применение в автоматизированных системах контроля качества, определения категорий и т. п.

Цель изобретения - расширение класса решаемых задач.

Известно устройство для выбора оптимальных решений, содержащее группу блоков памяти показателей, блок сравнения, блок памяти, группу блоков задания показателей, группу блоков задания допусков, группу блоков умножения, две группы блоков деления, две группы квадраторов, группу сумматоров, два сумматора, блок деления [1] .

Однако известное устройство не позволяет производить оценку качества объектов в ходе их категорирования в условиях детерминированных и случайных измерений параметров состояния объектов.

Ближайшим по своей сущности и достигаемому эффекту является устройство для определения категорий качества объектов [2] , содержащее группу блоков задания показателей, две группы элементов И, n групп блоков сравнения, две группы элементов задержки, причем считывающие входы блоков задания показателей группы объединены и соединены с входом запуска устройства, который соединен также с входами первых элементов задержки первой и второй групп и с объединенными считывающими входами первой группы блоков сравнения, информационные выходы блоков задания показателей соединены с информационными входами одноименных блоков сравнения всех групп, выходы блоков сравнения каждой группы соединены с входами соответствующего элемента И первой группы, выходы которых соединены с информационными выходами устройства и с инверсными входами одноименных элементов И второй группы, входы элементов И второй группы соединены с выходом одноименного элемента задержки первой группы, выходы элементов И второй группы соединены с объединенными входами соответственно последующих элементов задержки первой и второй групп, а выход последнего элемента И второй группы соединен с признаковым выходом устройства, выходы элементов задержки второй группы соединены с объединенными управляющими входами блоков сравнения соответствующих групп.

Недостатком рассматриваемого устройства является невозможность контроля качества динамически изменяющихся процессов при случайном характере оценок измерений показателей качества.

Показатели качества исследуемых n подсистем объекта определяются в любой момент времени с приходом запускающего сигнала и сравниваются с хранящимися значениями верхней Р_i ^B и нижней Р_i ^H границы допусков.

Показатели качества, полученные путем преобразования измеренных параметров объектов, являющихся случайными величинами, в свою очередь, являются случайными величинами. Следовательно, показатели качества должны характеризоваться не только их математическими ожиданиями, но и моментами старших порядков (дисперсия, асимметрия, эксцесс и т. п. ). Вследствие этого результат сравнения с допуском, получаемый в [2] , не может считаться абсолютно достоверным, т. к. из-за дисперсии оценки параметров значение показателя качества может быть больше верхнего допуска или ниже нижнего допуска, хотя в действительности значение показателя качества отвечает требуемым значениям.

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство для допускового контроля функциональных состояний технических систем содержит группу блоков 1_i памяти, дифференцирующий элемент 2, триггер 3, группу блоков 4_i сравнения, каждый из которых содержит первый 5, третий 6, второй 7 регистры памяти, первый 8, второй 9 сумматоры, первый 10, второй 11, третий 12, четвертый 13 блоки элементов И, блок 14 элементов ИЛИ, компаратор 15, инвертор 16, элемент ИЛИ 17, группу регистров 18_i памяти, группу элементов И 19_i, признаковый выход 20 устройства, вход 21 запуска устройства, группу информационных входов 22 устройства (i= 1, . . , n, где n - число контролируемых подсистем). Блоки 1 памяти, компараторы 15 по своему функциональному назначению аналогичны блокам задания показателей и схемам сравнения прототипа, поэтому они включены в ограничительную часть формулы изобретения.

Вход 21 запуска устройства подключен к входам записи блоков l_i памяти группы, а через дифференциальный элемент 2 его прямой выход - к входам сброса триггера 3 и регистров 18 памяти группы (i= 1, . . . , n). Инверсный выход дифференциального элемента 2 соединен с информационным входом триггера 3, выход которого соединен с разрешающими входами группы элементов И 19_i, входы которых являются признаковыми выходами устройства, а информационные входы соединены с выходами соответствующих регистров 18_i памяти группы. Информационные входы 22 устройства являются информационными входами группы блоков l_i памяти, выходы которых соединены соответственно с первыми входами компараторов 15 в блоках 4_i сравнения группы, выход которого является выходом элемента ИЛИ 17, объединенным с информационным входом соответствующего регистра 18. В каждом блоке 4_i выходы регистра 5 памяти соединены с нформационными входами блока 10 элементов И и первыми входами сумматора 8, инверсный вход которого объединен с выходом регистра 6 памяти и вторым входом сумматора 9, первый вход которого соединен с информационными входами блока 13 элементов И. Инверсные входы блоков 10 и 13, а также управляющие входы блоков 11 и 12 элементов И соединены со вторым выходом компаратора 15, а через инвертор 16 - с вторым входом элемента ИЛИ 17. Выходы блоков 10, 11, 12, 13 подключены к первым, вторым, третьим и четвертым входам блока 14 элементов ИЛИ соответственно. Первый и второй выходы блока 14 соединены соответственно с вторыми и третьими входами компаратора 15, первый выход которого соединен с первым входом элемента ИЛИ 17. Информационные входы блоков 11, 12 элементов И соединены с выходами сумматоров 8 и 9 соответственно.

Решение начинается с записи Р_i ^B и Р_i ^H в соответствующие блоки памяти группы блоков 4 сравнения. С поступлением сигнала уровня логической единицы на вход 21 устройства разрешается запись в блоки 1 памяти информации с входов 22 устройства, соответствующие состояниям n подсистем контролируемого объекта. Одновременно сигнал запуска через дифференцирующий элемент (ДЭ) 2 его прямой выход сбрасывает в "ноль" триггер 3 и группу регистров 18 памяти, поступая на их входы сброса. С блоков 1_i памяти значения показателей поступают на информационные входы соответствующих блоков 4 сравнения, которые являются одновременно первыми информационными входами компараторов 15. Причем на вторую и третью группы входов каждого компаратора 15 через соответствующие входы, выходы блока 14 элементов ИЛИ, а также блоки 11 и 13 элементов И поступают значения Р_i ^Hи Р_i ^B с информационных выходов регистров 5 и 7 соответственно. В компараторе 15 осуществляется проверка условия Р_i ^H < Р_i < Р_i ^B, (1) при выполнении которого появляется сигнал на первом выходе компаратора 15, который через блок 17 записывается в соответствующий регистр 18 памяти группы. При невыполнении условия (1) срабатывает выход 2 компаратора 15, сигнал с выхода которого закрывает блоки 10 и 13 элементов И и открывает блоки 11 и 12 элементов И, обеспечивая прохождение информации с сумматоров 8 и 9, которые обеспечивают расширение области допуска параметра на 3σ относительно верхней и нижней границы, причем величина σ хранится в блоке 6 памяти, которая вычитается из Р_i ^H в сумматоре 8 и складывается с Р_i ^B в сумматоре 9. Таким образом, устраняется неоднозначность классификации ситуации при нахождении параметра на границе области значение анализируемых показателей согласно выражению (1). В результате второго цикла сравнения в компараторе 15, на одном из его выходов снова появляется сигнал логической единицы, который через элемент ИЛИ 17 (при попадании показателя в допустимую область) или через инвертор 16 и элемент ИЛИ 17 (в противном случае) поступает на выход соответствующего блока 4 сравнения и записывается в регистр 18 памяти, в котором будет храниться сигнал логического нуля при непопадании проверяемого показателя даже в область P^н_i-3σ<P<P_i+3σ. (2) По окончании действия управляющего импульса на входе 21, длительность которого выбирается из условия необходимой продолжительности двух циклов сравнения в блоках 4_i, на инверсном выходе ДЭ 2 появляется сигнал, который перебрасывает в единицу триггер 3, после чего открываются элементы И 19 группы, разрешая прохождение информации с выходов регистров 18_i на признаковые выходы 20 устройства.

Отличительные признаки предлагаемого устройства: введенные дифференцирующий элемент, триггер, группа регистров памяти, а в каждый блок сравнения группы - регистры памяти, два сумматора, четыре блока элементов И, инвертор, элемент ИЛИ, блок элементов ИЛИ, соединенные особым образом, позволяющим достигнуть цель изобретения.

Достоверность (Д) принятия решения по результатам допускового контроля определяется как величина, обратная ошибке контроля: Д= 1-Р_ош. Вероятность ошибки контроля есть сумма двух слагаемых: ошибки первого рода -α (вероятность ошибочного признания объекта контроля (ОК) неисправным) или риска поставщика и ошибки второго рода -β (ошибочного признания ОК исправным) или риска заказчика, т. е. P_ош = α+β. Если зафиксировать ошибку второго рода, то в силу независимости ошибок α и β, Р_ош можно уменьшить путем снижения α, значение которой снижается тем сильнее, чем больше дисперсия ошибки измерений при контроле -σ²_к и чем точнее определена дисперсия σ²_к при коррекции допуска на контролируемый параметр. При этом предполагаем, что систематическая составляющая погрешности измерения контролируемых параметров скомпенсирована при калибровке приборов. Случайную составляющую скомпенсировать нельзя, а можно только учесть. В данном изобретении достоверность контроля повышается за счет учета случайной составляющей погрешности измерения - дисперсии σ²_к. Таким образом, предложенное устройство для допускового контроля функциональных состояний технических систем обладает новизной, существенными отличиями и дает при использовании положительный эффект.

Источники информации 1. Авторское свидетельство 1244672 СССР, кл. G 06 F 15/20, 1986.

2. Авторское свидетельство 1830536 СССР, кл. G 06 F 15/20, 1993 (прототип).

Формула изобретения

Устройство для допускового контроля функциональных состояний технических систем, содержащее группы блоков сравнения и блоков памяти, входы управления которых соединены с входом запуска устройства, группу элементов И, выходы которых соединены с соответствующими признаковыми выходами устройства, информационные входы блоков сравнения группы блоков сравнения соединены с выходами соответствующих блоков памяти группы блоков памяти, при этом каждый упомянутый блок сравнения содержит первый и второй регистры памяти и компаратор, отличающееся тем, что в него введены дифференцирующий элемент, триггер, группа регистров памяти, а в каждый упомянутый блок сравнения дополнительно введены третий регистр памяти, первый и второй сумматоры, первый, второй, третий и четвертый блоки элементов И, инвертор, элемент ИЛИ и блок элементов ИЛИ, при этом в каждом упомянутом блоке сравнения первый и второй выходы блока элементов ИЛИ соединены со вторым и третьим входами компаратора, первый выход которого соединен с первым входом элемента ИЛИ, а второй выход через инвертор - со вторым входом элемента ИЛИ, выход которого является выходом блока сравнения группы и соединен с информационными входами соответствующих регистров памяти группы регистров памяти, информационные входы блока сравнения являются первыми информационными входами компаратора, второй выход компаратора соединен с инверсными входами первого и четвертого блоков элементов И и прямыми входами второго и третьего блоков элементов И, выход первого регистра памяти соединен с информационным входом первого блока элементов И и с первыми входами первого сумматора, выход первого блока И соединен с первым входом блока элементов ИЛИ, информационные входы второго блока элементов И соединены с выходом первого сумматора, выход второго блока элементов И подключен ко второму входу блока элементов ИЛИ, выход второго регистра памяти - ко второму сумматору, при этом второй регистр памяти предназначен для подачи значения верхней границы области допуска контроля функциональных состояний технических систем на информационный вход четвертого блока элементов И, выход которого подключен к четвертому входу блока элементов ИЛИ, выход второго сумматора соединен с информационным входом третьего блока элементов И, выход которого подключен к третьему входу блока элементов ИЛИ, информационные выходы третьего регистра памяти подключены к инверсному входу первого сумматора и второму входу второго сумматора, вход запуска устройства через инверсный выход дифференцирующего элемента соединен со входами сброса блоков памяти группы блоков памяти, при этом инверсный выход дифференцирующего элемента соединен с информационным входом триггера, прямой выход дифференцирующего элемента объединен со входами сброса триггера и регистров памяти группы регистров памяти, выход триггера соединен с управляющими входами элементов И группы элементов И, информационные входы элементов И группы элементов И соединены с выходами соответствующих регистров памяти группы регистров памяти, группа информационных входов устройства соединена с информационными входами блоков памяти группы блоков памяти.

РИСУНКИ

Рисунок 1