Способ изготовления интегральных схем со сверхпроводящими компонентами

 

Изобретение относится к микроэлектронике и может быть использовано при производстве интегральных схем и гибридных интегральных схемах для изготовления сверхпроводящих квантовых интерференционных детекторов и других высокотемпературных сверхпроводящих толстопленочных элементов. Способ включает нанесение толстой сверхпроводящей пленки на керамическую подложку, высокотемпературную обработку и фрезерование пленки. При этом вначале проводят фрезерование керамической подложки в соответствии с топологическим рисунком схемы, в углубления полученного рельефа закладывают сухой порошок высокотемпературного сверхпроводника YBa₂Cu₃O₇. Проводят высокотемпературную обработку при температуре 950^oС в атмосфере кислорода. В результате такого выполнения обеспечивается увеличение плотности критического транспортного тока в межсоединениях и переходах Джозефсона. Снижается вероятность отслаивания элементов схемы от подложки при высокотемпературной обработке в атмосфере кислорода. Обеспечивается изопланарность подложки и элементов топологического рисунка. 6 ил.

Предлагаемое изобретение относится к области микроэлектроники и может быть использовано в интегральных схемах (ИС) и гибридных интегральных схемах (ГИС) для изготовления сверхпроводящих квантовых интерференционных детекторов (СКВИДов) и других высокотемпературных сверхпроводящих (ВТСП) толстопленочных элементов (ТПЭ).

Известен способ изготовления интегральных схем со сверхпроводящими компонентами, заключающийся в нанесении на монокристаллическую подложку, например SrTiO₃, монокристаллической тонкой (около 200 нм) пленки из ВТСП материала, например YВа₂Сu₃О₇, и последующим ее фрезерованием литографическими методами (С. Carr, A.Eulenburg, E.Romans, C.M.Pergum, G.B.Donaldson; Planar SQUID gradiometers fabricated on 24^o and 30^o SrTiO₃ bicrystals; IEEE Trans. on Appl. Supercond., v. 9, 1999, p. 3105).

Однако указанный способ в настоящее время имеет следующие недостатки: а) использование монокристаллических подложек достаточно сложного химического состава; б) технологические сложности в контроле и воспроизводимости стехиометрического состава осаждаемой монокристаллической пленки; в) сравнимость толщины пленки с лондоновской глубиной проникновения магнитного поля.

Последнее обстоятельство оказывает решающее ограничение на применимость тонких пленок в составе ИС из-за взаимного влияния компонентов схемы друг на друга.

Кроме того, известен способ изготовления ГИС с использованием толстых (около 100 мкм) пленок (Конструирование и технология микросхем. /Под ред. Л. А.Коледова. - М.: Высшая школа, 1984, с. 141), выбранный в качестве прототипа, который практически полностью устраняет указанные выше недостатки. Этот способ заключается в том, что сначала на подложку, устанавливаемую под сетчатым трафаретом с некоторым зазором, наносят пасту, которую переносят на подложку в виде столбиков, копирующих отверстия в сетке. Растекаясь, столбики соединяются, образуя такой же рисунок, как на трафарете. Такая операция называется "печать рисунка". Сетчатые трафареты изготавливают из капрона, нейлона или нержавеющей стали.

После нанесения толстопленочного топологического рисунка на подложку пасту подвергают термообработке - сушке и вжиганию. Сушка необходима для удаления из пасты летучих компонентов (растворителя). Сушку проводят при температуре 80-150^oС в течение 10-15 мин в установках с инфракрасным (ИК) нагревом, которое проникает в глубь слоя пасты на всю его толщину, обеспечивая равномерную сушку без появления корочки на поверхности.

Вжигание производят в печах конвейерного типа непрерывного действия с постепенным повышением температуры до максимальной, выдержкой при ней и последующим охлаждением. Вначале при термообработке происходит выгорание органической связки (температура 300-400^oС, при этом скорость нагрева во избежание появления пузырьков не должна превышать 20^oС/мин). Во второй, центральной температурной зоне конвейерной печи происходит сплавление частиц основных материалов между собой с возникновением проводящих мостиков и спекание их со стеклом и керамической платой при температуре 500-1000^oС. На выходе из печи платы охлаждают с небольшой скоростью во избежание их растрескивания и отслаивания пленок от плат.

Защиту толстопленочных ГИС осуществляют глазурованием поверхности сформированной пленочной структуры стеклами с низкой температурой размягчения, не превышающей 500^oС. Толщина защитного диэлектрического слоя составляет 30-60 мкм. Затем осуществляют сборку готовой ГИС.

Толстая пленка является поликристаллической и ее можно осаждать на любые подложки, не взаимодействующие с ней, в том числе и на керамические, например алюмооксидные, и на металлические, например на сталь с подслоем из серебра. Устраняется также необходимость в тщательном контроле технологических режимов осаждения, так как оказывается достаточно контролировать свойства исходной ВТСП объемной керамики, порошок которой используется для приготовления пасты. Параметры таких ВТСП ИС определяются уже не лондоновской глубиной проникновения магнитного поля, а джозефсоновской глубиной проникновения магнитного поля. Последняя, в свою очередь, определяется размерами микрокристаллов в керамике и критическими токами между ними. Этими величинами можно управлять с помощью технологических факторов, обеспечивая независимость одних элементов схемы от других.

На фиг.6 приведено схематическое изображение керамической подложки с нанесенными на нее толстопленочным переходом Джозефсона и токовыми дорожками, полученными способом шелкографии. Стрелками показан путь протекания тока I через переход Джозефсона, где цифрами обозначены: 1 - подложка; 2 - токовая дорожка; 3 - переход Джозефсона.

Однако указанный способ изготовления керамических ВТСП ИС приводит к появлению новых недостатков. К их числу следует отнести: а) пленки получаются пористыми, так как требуется удалять органическую связку из паст, используемых для нанесения толстых пленок. Это приводит к снижению критических параметров пленки и, в частности, плотности критического транспортного тока; б) попытки увеличить плотность критического транспортного тока путем увеличения температуры и времени высокотемпературной обработки приводят к отслаиванию пленок; в) нарушение изопланарности, так как здесь неизбежны ступеньки, высота которых не меньше толщины пленки, то есть порядка нескольких сотен мкм. Это делает невозможным проведение последующих фотолитографических операций, например, при формировании омических контактов к токоведущим дорожкам из-за несопоставимости толщины слоя фоторезиста (около 1 мкм) и высоты ступеньки. Фотолитографический процесс требует, чтобы высота ступеньки была бы меньше толщины слоя фоторезиста или отсутствовала бы совсем.

Задачей предлагаемого изобретения является создание способа изготовления интегральных схем со сверхпроводящими компонентами, обеспечивающего увеличение плотности критического транспортного тока в межсоединениях и переходах Джозефсона, снижение вероятности отслаивания элементов схемы от подложки при высокотемпературной обработке в атмосфере кислорода и обеспечение изопланарности подложки и элементов топологического рисунка.

Поставленная задача достигается тем, что в предлагаемом способе изготовления интегральных схем со сверхпроводящими компонентами, включающем в себя нанесение толстой сверхпроводящей пленки из YВа₂Сu₃О₇ на керамическую подложку, высокотемпературную обработку и фрезерование пленки, вначале проводят фрезерование керамической подложки в соответствии с топологическим рисунком схемы, в углубления полученного рельефа закладывают сухой порошок высокотемпературного сверхпроводника YВа₂Сu₃О₇, затем проводят высокотемпературную обработку при температуре 950^oС в атмосфере кислорода.

Предложенный способ поясняется чертежами, где на фиг.1-5 приведены соответствующие этапы изготовления предлагаемой керамической подложки с топологическим рисунком перехода Джозефсона и токовых дорожек, где 1 - подложка; 2 - топологический рисунок под токовую дорожку; 3 - ВТСП порошок; 4 - защитный слой; 5 - контактная площадка; 6 - токовый вывод.

Способ осуществляется следующим образом.

В подложке 1, например путем лазерного фрезерования, изготавливают топологический рисунок под токовую дорожку 2 глубиной 100 мкм (фиг.1). Приготавливают порошок соединения YBа₂Сu₃О₇. Порошок просеивают через сито с калиброванной сеткой 5 мкм или 10 мкм. ВТСП порошок 3, прошедший через сито, укладывают в углубления рельефа с помощью шпателя (фиг.2) и подвергают термообработке в течение 2 ч при температуре 950^oС в атмосфере кислорода. Охлаждение подложки производят вместе с печью, не прерывая подачи кислорода в зону спекания. Операцию укладки порошка в углубления рельефа и последующее спекание производят до тех пор, пока углубления не будут заполнены полностью. Далее подложку шлифуют и полируют, после чего наносят защитный слой 4, например, из CaF₂ толщиной 1 мкм путем вакуумного напыления (фиг.3). В этом слое вскрывают контактные окна фотолитографическим способом под контактные площадки 5 (фиг.4) и напыляют слой металла, например, меди толщиной 1 мкм. Этот слой также фрезеруется фотолитографическим способом для формирования токового вывода 6 шины питания входного и выходного сигналов схемы (фиг.5).

Поставленная задача достигается следующим образом: предварительно просеянный сухой ВТСП порошок соединения YВа₂Сu₃О₇ закладывается в углубления рельефа, обеспечивающего погружение топологического рисунка схемы в глубь подложки. Лишний порошок снимается с подложки.

После укладки порошка в углубления рельефа проводится его спекание в окислительной атмосфере. При спекании порошка происходит его усадка, поэтому операцию заполнения рельефа порошком и спекание следует повторять до тех пор, пока не будут достигнуты требуемые значения параметров как активных элементов ИС, так и их межсоединений. Этим достигается увеличение плотности критического транспортного тока в межсоединениях.

Уменьшение вероятности отслаивания утопленной в подложку толстой ВТСП пленки из-за ее усадки обеспечивается за счет увеличения поверхности сцепления этой пленки с подложкой. В предлагаемом способе в отличие от прототипа пленка дополнительно удерживается в подложке за счет ее сцепления с боковыми поверхностями углублений, что приводит к уменьшению вероятности отслаивания элементов от подложки при усиленных режимах высокотемпературной обработки в атмосфере кислорода.

Таким образом, погружение рисунка схемы в глубь керамической подложки позволяет увеличить суммарную длительность высокотемпературной обработки в атмосфере кислорода. В результате лабораторных исследований было установлено, что увеличение длительности высокотемпературной обработки способствует повышению критического тока в переходах Джозефсона и межсоединениях. На этапе высокотемпературной обработки в результате инконгруэнтного оплавления зерен исходного порошка YBa₂Cu₃О₇ возникает жидкая фаза, которая сцепляет и первоначально сближает зерна. Дальнейшее уплотнение связано с массопереносом в системе (жидкая фаза) - (зерна) огранкой последних и ростом кристаллитов в сторону расплава. По окончании процесса образуется плотная упаковка огранившихся кристаллитов "паркетного" типа с плотностью критического тока 150 А/см² (на уровне 1 мкВ) и плотностью пленки 4,6-5 г/см³ (для YBа₂Сu₃О₇). После финишного спекания сторона подложки, на которой сформирована схема, шлифуется для удаления остатков порошка и появления топологического рисунка схемы и полируется для получения окончательной изопланарности подложки.

Формула изобретения

Способ изготовления интегральных схем со сверхпроводящими компонентами, включающий нанесение толстой сверхпроводящей пленки на керамическую подложку, высокотемпературную обработку и фрезерование пленки, отличающийся тем, что вначале проводят фрезерование керамической подложки в соответствии с топологическим рисунком схемы, в углубления полученного рельефа закладывают сухой порошок высокотемпературного сверхпроводника YBa₂Cu₃O₇, затем проводят высокотемпературную обработку при температуре 950^oС в атмосфере кислорода.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6