Автоматический цифровой измеритель комплексных параметров

 

° -- -"Т O-T:ХМИЧСОН !

": !--. . 1 .На 11 ;

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

239428 ооюз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹â€”

Заявлено 29.I.1968 (№ 1214519/18-10) Кл, 21е, 29/03

21е, 36,, 01 с присоединением заявки №

МПК G 01r

G Оlг

3:Ä1x 621.317.733(088.8) Приоритет

Опубликовано 18.ill,1969. Б1оллстспь ¹ 11

Дата опубликования описания 25ХП.1969

Комитет по делам изобретений и открытий при Совете убииистров

СССР

Авторы изобретения

К. Г. Борисов, Е. А. Будницкая, Ф. Б. Гриневич, А. И. Дудко, В. И. Корнейчук, Л. С. Ситников, К3. А. Смоляр и Л. Л. Утяков

Заявитель

АВТОМАТИЧЕСКИЙ ЦИФРОВОЙ ИЗМЕРИТЕЛЬ

КОМПЛЕКСНЫХ ПАРАМЕТРОВ

Известны автоматические цифровые измерители комплексных параметров, содержа1цпе блок управления, детектор равновесия, элементы памяти.

Предлагаемый измеритель отличается от известных тем, что снабжен регистром на запоминающих элементаx, коммутатором, схемой переходов уравновешивания измерительной цепи, схемами совпадения и объединения, при1ем выход регистра соединен с его входом через схему совпадения и схему переходов, котор!л подключена к дстекгору равновесия блока управления, а второй вход схемы совпадения через схему объединения соединен с поразрядными двухвходными схемами совпадения, первые входы которых подсоединс:ны к сооТветствующпм разрядам коммутатора, вторые— к соответствующим выходам блока управления. Эти отличия позволяют унифицировать цифровые блоки устройства при различных алгоритмах уравновешивания.

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 — принципиальная схема одного разряда регистра на основе фазоимпульсного элемента памяти.

Автоматический цифровой измеритель комплексных параметров состоит из измерительной цепи 1, питаемой генератором 2. Выходизмерительной цепи соединен с программным устройством 3, в состав которого входят детектор рав:1овссия, триггер операций и блок управ,lcIIIIH. Выход детектора равновесия соединен с одним из входов логической схемы 4 переходов, выход которой связан с сс вторым входом через схему 5 созпадения Il pcãèñòð б.

Второй вход схемы совпадения соединен с выхсдом схемы 7 объединения, входами которой служат выходы поразрядных схем 8 совпадения. Первые входы последних подсоединены

10 к соответствующим выходам блока управления программного устройства 8, а вторые— к разрядам коммутатора 9, выходы которого связаны однои llcííûìlt разрядами регистра б.

Пaраллельньш выход регистра связан с ком15 монтирующими элементами измерительной цепи 1.

Измеритель работает следующим образом.

При подключении объекта измерения на выхОдс измерительной цепи, питаемой генерато20 ром синусоидального напряжения. возникает сигнал разоаланса, которыи постмпает на ВхОд, детектора равновесия программного устройства. Детектор преобразует этот сигнал в импе ЛЬСЫ, II0111 CCTÁO IiOTOPbIX ОДНОЗНа ЧНО OII P C25,сляется oe tt«ltaoit измеряемых параметров.

Эти импу 7bcbl пост i п1110т II3 вход схс.i1ь1 4 Ilcpñx030Â, которая определяет порядок измене#ltd состояний измерительной цепи посрсдст=Ом изменения результата, хранлщгч ося в 0030 01 встствлощсм разряде регистр».

239428

Урявновешивание измерительной цепи осуществляется по специальному алгоритму, который задается блоком управления программного устройства и реализуется с помощью схем 8 совпадения, схемы 7 объединения и коммутатора.

Разрешающий сигнал с выхода блока у.правления в соответствии с алгоритмом поступасг

1олько на одну из схем совпадения. Когда ня второй ее вход поступает разрешающий curH7;I с коммутатора, на выходе появляется

1мпульс, который через схему объединения поступаст на вход схемы совпадения. На второй вход схемы совпадения в соответствующий момент поступает разрешающий сигнал с выхода схемы переходов. При этом импульс с выхода схемы совпадения поступает Hcl Bxo;I регистра, изменяя состояние измерительной цепи, коммутирующие элсмснты которой управляются регистром. Гснсратор 10 синхронизирую цих импульсов слу>KHI для спнхронизац101 работы регистра. Каждый разряд регистра со,ержит десятичную я -1ейку памяти с выходны.: и (диод 11, конденсатор 12, сопротивление 18) и входными (диод 14, конденсатор 15, сопротивление 16) ключами.

Ячейка работаст следующим образом.

Конденсатор 17 через переход эмнттср-бязя транзистора 18 и сопротивление 19 заряжается от источника напряжения 20. Когда потенциал в точке А достигает уровня н,!1!pH>I<«»IIH, открывается диод 21, ток через конденсатор 17 прекращается, транзистор 18 закрывается, и очередной импульс тактовой последовательнос. II, поступающий на клемму 22, открывает транзистор 28. При этом конденсатор 17 практически мгновенно разряжается через открытый транзистор 23, диод 24, сопротивление 25.

Этот процесс периодически повторяется. Постоянная времени зарядной цепи выбирагпся

TH KoA, ITo каждhl!1 десЯ !ый HA!I!$ 1 bc тактовой последовательности открывает транзистор 28.

H этом случае импульсы на выходе ячейки (коллектор транзистора 28) совпадают с нм11ульсами ня ол;1ом яз десяти выходов генератора констант, однозначно характеризуя сос1оянис ячейки. Устя11овкя элемента памяти нужное состояние осуществляется подачей соотв TcTBу1ощей константы ня клемму 26.

10 Применение фазоимпульсного элемента памяти обеспечивает упрощение цифровых приборов, повышая надежность их работы. 11спользование регистров позволяет унифицировать цифровую часть измерителей независимо

15 от способа уравновешивания параметров и, таким образом, облегчает задачу построения универсальных измерите lhHI Ix приборов.

Предмет изобретения

Лвтомяти1сский .цифровой измеритель комплексных параметров, содержащий блок управления, детектор равновесия, элементы памяти, отли1аюи1ийся тем, что, с целью учи25 фикации цифровых блоков устройства при различных ялгоритмах уравновешивания, например поразрядном, следящем, он снабжен регистром на запоминающих элементах, комму1атором, схемой переходов уравновешивания из30 мерительной цепи, схемами совпадения и объ«динения, причем выход регистра соединен с его входом через схему совпадения и схему переходов, которая подключена к детектору равновесия блока у.правления, а второй вход

35 вышеупомянутой схемы совпадения через схему объсдинсния соединен с поразрядными двухвходными схемами совпадения, первые входы которых подсоединены к соответствующим разрядам коммутатора, вторые — к соот40 нстствующим выходам блока управления.239428

/7ара.юглмжа А хт

/ иг 1

Составитель В. А. Скомородов

Техред Л. Я. Левина 1,орректор 3. И. Чванкин".

Редактор А. Пейсоченко

Заказ 1686!15 Тираж 480 Подписное

ЦБИИПИ Комитета по делам изобретений и открытий прн Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, д. 2