Устройство для формирования сигнала «запрос» в безызбыточном коде

 

ОПАНИ е

ИЗОБРЕТЕН ИЯ

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ссаз Советских

Социалистических

Респ т олик

Зависимое от авт, свидетельства №

Кл. 21а>, 33/70

Заявлено 06Х.1968 (№ 1239666/18-24) с присоединением заявки ¹

Приоритет

МПК H 03k

УД К 621.391 (088.8) Комитет по делам изобретений и открытий при Совете йтииистров

СССР

Опубликовано 26.1.1970. Бюллетень № 6

Дата опубликования описания 1 VI.1970

Авторы изобретения

H. Т. Городничин, Ф. Д. Закрасняный, П. А, Котов, H. И. Метальников и В. А, Цветков

Заявитель

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ СИГНАЛА

«ЗАПРОС» В ВЕЗЫЗЬЫТОЧНОМ КОДК

Настоящее изобретение относится к ооласти передачи сообщений и может быть использовано в системах передачи дискретной информации с решающей обратной связью.

Известны системы передачи дискретной информации с решающей обратной связью, в которых, кроме «О» и «1», предусматривается передача третьей позиции, соответствующей сигналу «Запрос». Они содержат блок переключения, два триггера, делитель частоты на два, делитель частоты на семь, ячейку памяти, блок для обнаружения ошибок и выходное передающее реле.

Предлагаемое устройство отличается от известных тем, что с целью ооеспечения высокой надежности приема выходы делителя частоты на два соединены соответственно с двумя входами первого триггера, выходы первого триггера соединены со входами выходного передающего реле, выход передающего реле соединен со .входом блока переключения; первый выход делителя частоты на семь, соответствующий первому такту, соединен с первым входом второго триггера, а второй выход, соответствующий третьему такту, соединен со входом ячейки памяти, второй вход ячейки памяти соединен с выходом блока для оонаружения ошибки, а выход соединен со вторым входом второго триггера, первый и -второй выходы второго триггера соединены соответственно со входами блока переключения.

Принцип работы устройства заключается в том, что при обнаружении ошибки в кодовом элементе на передающую станцию посылается сигнал «Запрос», который представляет собой последовательность из элементарных импульсов, сдвинутых по отношению к кодовым на половину длительности элементарного IDI10 пульса. Таким образом, на вход приемника будут поступать искаженные импульсы, одна половина которых имеет положительную полярность, а другая — отрицательную.

15 На фиг. 1 изображена блок-схема устройства; на фиг. 2 — диаграммы TBKToBbIx, коррекционных и кодовых импульсов: а — тактовые импульсы ТИ-1, формирующие неискаженные кодовые импульсы; о — неискажен20 ные кодовые импульсы; в — тактовые импульсы ТИ-2, формирующие искаженные кодовые импульсы; г — искаженные кодовые импульсы, используемые в качестве сигнала

«Запрос».

25 Оно состоит из передающего распределителя 1 синхронного телеграфного устройства (СТС), блока 2 формирования двух последовательностей тактовых импультов ТИ-1 и

TH-2 с частотой следования, равной скорости

30 телеграфирования, сдвинутых относительно

262153

15 г0

З0

55 о друг друга на — длительности элементарного

2 импульса, делителя 3 на семь, кнопки 4 для записи «1» в делитель на семь, контура 5 задержки, ячейки б памяти, блока 7 обнаружения ошибки в кодовом элементе, триггера 8, переключающего устройства 9, делителя 10 на два, триггера 11 и выходного передающего реле 12.

Распределитель 1 служит для обеспечения синхронной телеграфной работы.

Делитель 3 на семь предназначен для выдачи «1» на каждом первом такте в статический триггер 8 и при третьем такте должен считывать «1» из ячейки б памяти. Триггер

8 управляет работой переключающего устройства 9, которое служит для подключения распределителя 1 к каналу связи при отсутствии сигнала «ошибка» и подключения датчика

«Запрос» (т. е. делителя 10, триггера 11 и реле 12) при обнаружении ошибки. Блок 2 образует две последовательности тактовых импульсов, сдвинутых один относительно друго о го на —, следующих со скоростью телеграг фирования. Ячейка б памяти предназначена для записи «1» при обнаружении ошибки в блоке 7.

Кнопка 4 служит для запуска делителя на семь синфазно с начала первого коррекционного импульса.

Делитель 10 на два выдает «1» с каждой ячейки на входы триггера 11, который управляет работой передающего реле 12. Последнее выдает импульсы, следующие со скоростью телеграфирования, но сдвинутые относи о тельно рабочих импульсов .на —, и эти им2 пульсы, соответствующие сигналу «Запрос», передаются в канал после обнаружения ошибки.

Устройство работает следующим образом.

После включения распределителя 1 нажимается кнопка 4 для запуска делителя на семь, который с началом коррекционной посылки выдает «1» через каждые семь тактов на вход триггера 8.

При отсутствии сигнала «ошибка» с выхода блока 7 за каждый цикл с выхода первой ячейки делителя 3 поступает импульс на левый вход триггера 8, который с помощью переключателя 9 подключает канал к выходу распределителя СТС.

При поступлении с выхода блока 7 сигнала

«ошибка» в ячейку памяти записывается «1», которая считывается импульсом с выхода третьей ячейки делителя 3 и подается на правый вход триггера 8. С помощью переключателя

9 канал отключается от распределителя 1 и подключается к датчику сигнала «Запрос», и начинается передача в канале сигнала «Запрос», который состоит из пяти искаженных кодовых импульсов.

Диаграммы а и в (см. фиг. 2) характеризуют тактовые импульсы, вырабатываемые распределителем СТС и блоком 2. На диаграмме б показаны неискаженные кодовые импульсы при передаче информации, а на диаграмме г — искаженные кодовые импульсы, соответствующие сигналу «Запрос».

Таким ооразом, сигнал «Запрос» передается пятью искаженными импульсами. При этом длительность элементарных импульсов, кроме первого после коррекционного, не уменьшается. Этим обеспечивается высокая;надежность и достоверность приема сигнала «Запрос».

При формировании сигнала «Запрос» «1» с делителя на два с частотой ТИ-2 опрокидывает триггер 11, управляющий работой реле

12. Посылки (комбинация запроса), выдаваемые реле 12 в канал, сдвинуты относительно раоочих посылок на — . С началом передачи г коррекционных посылок переключающее устройство вновь подключает канал к распределителю СТС.

Предмет изобретения

Устройство для формирования сигнала «Запрос» в безызбыточном коде в системах передачи дискретной информации с решающей обратной связью, содержащее блок переключения, два триггера, делитель частоты на два, делитель частоты на семь, ячейку памяти, блок для обнаружения ошибки и выходное передающее реле, отличающееся тем, что, с целью обеспечения высокой надежности приема, выходы делителя частоты на два соединены соответственно с двумя входами первого триггера, выходы первого триггера соединены со входами выходного передающего реле, выход передающего реле соединен со входом блока переключения; первый выход делителя частоты на семь, соответствующий первому такту, соединен с:первым входом второго триггера, а второй выход, соответствующий третьему такту, соединен со входом ячейки памяти, второй вход ячейки памяти соединен с выходом блока для обнаружения ошибки, а выход соединен со вторым входом второго триггера, первый и второй выходы;второго триггера соединены соответственно со входами блока переключения, Ю иажьт

Фиа 1

Корреицоонныо ию уоьсы

ЖЫ оыг имлуоьсы иг 2

Составитель В. М. Шумский

Редактор В. Дибобес Техред Т, П. Курилко Корректор Н. С. Сударенкова

Заказ 1293/17 Тираж 500 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2