Декодирующее устройство с исправлением одиночных и обнаружением многократныхошибок

 

273 5I6

O ll H C A изоьеятяния

Союа Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 23.1V.1968 (№ 1236768 18-24) с присоединением заявки ¹

Приоритет

Опубликовано 15.Ч!.1970. Бюллетень ¹ 20

Дата опубликования описания 21.IX.1970

Кл. 42ттта, 5 02

21ат, 36/20

Комитет по делам изобретений и открытий при Совете Министров

СССР

МПК б 06f 5/02

Н 03k 13/32

УДК 681.325.63 (088.8) Автор изобретения

А. С. Смирнов

Заявитель

ДЕКОДИРУЮШЕЕ УСТРОЙСТВО С ИСПРАВЛЕНИЕМ

ОДИНОЧНЫХ И ОБНАРУЖЕНИЕМ МНОГОКРАТНЫХ

ОШИБОК

Известны декодирующие устройства с исправлением одиночных и обнаружением многократных ошибок, содержащие схему выделения маркера, распределитель, информационный и проверочный регистры.

Предлагаемое устройство отличается от известных тем, что оно содержит схему выявления исправляемых и обнаруживаемых ошибок, состоящую из двоичного счетчика, вход когорого подключен к выходам клапанов проверочного регистра, логической схемы выявления исправляемых ошибок, входы которой под"оединены к выходам счетчика, а выход — - через логические схемы «И» к счетным входам информационного регистра, и логической схемы выявления обнаруживаемых ошибок, входы которой подключены к выходам проверочного регистра, а выход связан с шиной «установки» в нулевое состояние информационного регистра.

Это позволяет упростить структуру устройства.

На чертеже представлена блок-схема предлагаемого декодирующего устройства. Для построения кодов, исправляющих ошибки от одиночных до t-кратных включительно, используется зеркальная проверочная матрица, у которой в первые (и — К) разряды записываются проверочные числа с весом единица.

Упрощение схемы достигается за счет того, что в проверочном регистре при наличии ошибок в первых (n — К) разрядах образуется опознаватель, единицы которого указывают место ошибки, а дополнительное устройство выявления исправляемых ошибок указывает, к какой категории относится эта ошибка: к исправляемым или неисправляемым ошибкам.

Для кодов это дает возможность исправить двойных ошибок, из которых фактически исправляются лишь С

Остальные комбинационные ошибки, состоящие из одиночных ошибок в информационных и одиночных в контрольных разрядах, исправляются при помощи К-логических схем, входы которых подключены к триггерам проверочного регистра, а выходы — ко входам

2о триггеров информационного регистра. Число таких ошибок равно

На чертеже приняты следуюшие обозначе25 ния. 1 — схема приема и записи последовательного двоичного кода, состоящая из схемы выделения маркера, распределителя и двухходовых логических схем «И» (схем совпадения) .

Это устройство осуществляет запись принягой зо двоичной последовательности в информацион273516

15

40

Ф

60 ный и проверочный регистры: 2 — информационный К-разрядный регистр; 8 — проверочный (n —; 4 — двоичный

r-разрядный счетчик, число разрядов которого выбирается из соотношения

2r)n — К+ 1

В счетчик считываются проверочные цифры для определения веса проверочного числа.

5 — логическая схема с входами и одним выходом: ее вход подключается к триггерам счетчика, а сигнал с выхода через логическую схему «И» (б) — на вторые входы логических схем «И» (7), через которые первые К-цифр из проверочного регистра переписываются в Кразрядов информационного регистра. 8 — логические схемы «И» С, д входами и одним выходом служат для выявления комбинационных ошибок. Сигналы с их выходов поступа,"от в К-разрядов информационного регистра. б —— логические схемы «И» с двумя входами и одним выходом. Через схемы 7 первые К-проверочных цифр считываются в информационный регистр.

Считывание проверочных цифр в r-разрядный двоичный счетчик может осуществляться так же, как, например в схеме предлагаемого декодирующего устройства.

Схема работает следующим образом.

Двоичная последовательность (кодовая комбинация), содержащая или не содержащая искаженные двоичные знаки, подается в устройство 1 записи и приема последовательно во времени. Первые К-цифр записываются в информационный регистр, а в проверочный регистр 8 записываются информационные и контрольные цифры в соответствии с правилами проверки, Далее проверочные цифры считываются в двоичный счетчик 4. Если в регистре записано. число, соответствующее исправляемой ошибке в первых (а — К) разрядах, то на выходе логической схемы 5 появляется сигнал, который через двухходовую логическую схему

8 подается на вторые входы логических схем

7, через которые первые К-цифр проверочного регистра по сигналу схемы 1 переписываюгся в информационный регистр, и ошибки исправляются.

Если в проверочном регистре записано число, соответствующее комбинационной ошибке, то на выходе одной из логических схем 8 появляется сигнал, который переписывается в информационный регистр по сигналу схемы 1.

Если ошибки в принятой двоичной последовательности нет, то в проверочном регистре будет записано число 0 и на выходе схем 5, 7, 8 сигнал отсутствует.

Схема декодирующего устройства будет еще проще, если не исправлять комбинационные ошибки. В этом случае исключаются логические схемы 8, а уменьшение помехоустойчивости можно компенсировать увеличением краткости исправляемых ошибок.

Например, если для передачи информации достаточно К = 4, то при вероятности искажения двоичных знаков = 0,01 вероятности правильного приема для (4,4) безизбыточного кода (7,4) — кода с исправлением одиночных ошибок и (11,4) — кода с исправлением всех одиночных и двоичных ошибок будут равны

P, = q4 = 0 94 = 066;

Р„= q- + 7pp = 0,85;

Р = q11+ 11 pqio+ 55 p2q9

Если использовать (14,4)-код, позволяющий исправлять одиночные и тройные ошибки, но не производить исправление комбинационных ошибок, то вероятность правильного приема будет равна

Рл = " + 75 p2q12 220 paq1t = 0 90

Этот код не исправляет С4 С вЂ” — 16 двойных комбинационных ошибок, а все остaëüèûå двойные исправляются. Не исправляются также С -C, + С4 С4- + С, СО С4 = 144 комбинационных тройных ошибок, а все остальные испр авля ются.

Помехоустойчивость этого кода несколько ниже, чем помехоустойчивость (11,4) -кода, исправляющего все одиночные и двойные ошибки приблизительно на 1 /О, по схеме декодирующего устройства будет значительно проще, даже с учетом того, что проверочныи регистр 8 будет содержать три дополнительных разряда.

Предмет изобретения

Декодирующее устройство с исправлением одиночных и обнару>кением многократных ошибок, содер>кащее схему выделения маркера, распределитель, информационный и проверочный регистры, отличающееся тем, что, с целью его упрощения, оно содер>кит схему выявления исправляемых и обнаруживаемых ошибок, состоящей из двоичного счетчика, вход которого подключен к выходам клапанов проверочного регистра, логической схемы выявления исправляемых ошиоок, входы которой подсоединены к выходам счетчика, а выход через логические схемы «И» — к счетным входам триггеров информационного регистра и логической схемы выявления обнаруживаемых ошибок, входы которой подключены к выходам проверочного регистра, а выход связан с шиной «установки» в нулевое состояние информационного регистра.

273516

Составитель A. А. Плашин

Редактор В. 3. Хейфиц Техрсд А. A. Камышникова Корректор Н. А. Митрохина

Заказ 2541/14 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров Сi СР

Москва, 3-35, Раушская наб., д, 4 5

Типография, пр. Сапунова, 2