Устройство для декодирования арифметических двоичных кодов

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

263274

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено 24.Ч1.1968 (№ 1251811/18-24) Кл. 42m:, 5/02 с присоединением заявки ¹â€”

Л"1ПК G 06f

Приоритет—

Опубликовано 04.II.1970. Бюллетень № 7

Дата опубликования описания 1б.IX.1970

Комитет по делам изобретений и открытий при Совете Миннстрое

СССР

УДК 681.325.023(088.8) Автор изобретения

Л. И. Шапиро

Заявитель

УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ АРИФМЕТИЧЕСКИХ

ДВОИЧНЫХ КОДОВ

Предложенное устройство относится к вычислительной технике. Известны устройства для декодирования двоичных кодов, содержащие логические схемы, схему управления, сумматор, вентили, регистры.

Предложенное устройство отличается от известных тем, что вентили записи групп разрядов декодированного числа соединены по выходу через регистр хранения арифметического двоичного кода и декодированного числа, первые вентили считывания групп разрядов декодируемого числа соединены со вторым входом сумматора. Второй выход сумматора через логическупо схему определения кодов групп разрядов декодированного числа, вентили, регистр последовательного хранения кодов групп разрядов числа соединен со вторыми входами вентилей записи групп разрядов декодированного числа и вторыми входами вторых вентилей считывания групп разрядов декодированного числа. Третий вход сумматора подключен к выходу вторых вентилей считывания групп разрядов декодированного числа.

Это позволяет повысить быстродействие устройства.

Схема устройства представлена на чертеже.

Устройство содержит шину 1 ввода арифметического двоичного кода (2" +- 3) Л, вентили 2 для записи групп декодированного числа Л, регистр 8 для хранения арифметического двоичного кода и декодированного числа, первые вентили 4 считывания групп по к разрядов декодируемого (2 +- 3) N числа в прямом или обратном коде, вторые вентили 5 считывания групп по б разрядов декодированного числа N в прямом или обратном коде, цепь б вывода декодированного числа, К-разрядный сумматор 7, осуществляющий сложение прямых и обратных кодов, логическую схему 8 для опре10 деления кодов групп декодированного числа N по вычисленным в сумматоре кодам групп числа ЗЛ/, вентили 9, регистр 10 последовательного хранения кодов групп числа N, схему управления 11, предназначенную для форми15 рования сигналов управления вентилями и сумматором и сигнала сброса регистров, шину 12 сигналов запуска схемы управления.

Устройство осуществляет последовательное декодирование групп разрядов арифметиче20 ского двоичного кода (2 +: 3)Л в двоичный код Л, причем число разрядов в группах равно К

Устройство осуществляет декодирование в соответствии со следующим представлением

25 арифметического двоичного числа (2 +- 3) N: (2 3)N =2"Л +- ЗЛ, (2 1- 3) Л/ т- ЗУ = 2к Л).

Декодирование заключается в последова30 тельном определении значений кодов к-раз263274

15 рядных групп числа N, начиная с младшей группы. В младшую группу входят разряды от О до (к-1) -го: Код младшей группы числа Зл вычисляется сумматором в соответствии . со следующим выражением: к — 1 к — 1

С12 =О y, в121, 1=o J .: o где C j — значение 1-го РазРЯда числа ЗУ;

Ь вЂ” значение 1-го разряда числа (2 +++ 3)N.

Код 1-й группы числа ÇN вычисляется сумматором в соответствии с формулой (1 + „1)к — I у — 1к гк — 1 1 — (1 — 1)к

С 12 =," а12

j = ia 1 =- (1 — 1)к (1+ 1) к — 1 f — Ек в,2 — 1к где а, — значение 1-го разряда числа N, Устройство работает следующим образом.

Информация в виде п-разрядных кодов (2 + 3) N или (2 — 3) N, поступающая по шине 1, записывается в регистр 8. Сигнал, приходящий по шине 12, запускает схему управления 11, которая выдает сигналы сброса сумматора 7 и регистра 10, а затем формирует тактовые сигналы управления вентилями 2, 4, 5, 9. При подаче тактового сигнала на вентили 4 и 5 в сумматор 7 поступают два к-разрядных числа из регистра 8 и регистра 10.

Считывание информации из регистра 8 производится группами, начиная с младших разрядов.

При декодировании чисел вида (2к + 3) N информация из регистра 8 считывается в прямом коде, а при декодировании чисел вида (2 "— 3)Ж информация считывается в обратном коде. Для вентилей 5 условия считывания информации в прямом или обратном коде противоположные. После суммирования с выходов сумматора 7 на выходы лигической схемы 8 выдаются значения к-разрядной группы числа ЗУ.

Если при выполнении суммирования образовался сигнал переноса из старшего разряда сумматора, то он фиксируется схемой управления 11, и при следующем такте сложения в младший разряд сумматора 7 из схемы управления 11 выдается сигнал «1».

С выхода логической схемы 8 код к-разрядной группы числа N через вентили 9 считывается в регистр 10. После этого по сигналу, г0 г5

З5

50 поступающему из схемы управления 11 информация из регистра 10 считывается через вентиль 2 в соответствующие разряды регистра 8. Этим заканчивается один цикл работы декодирующего устройства. Следующий цикл начинается с выдачи в сумматор 7 через вентили 4 кода следующей по старшинству группы разрядов н кода из схемы- 11 через вентили 5. Число повторений описанного цикла работы декодирующего устройства равно числу к-разрядных групп, на которые разбит п-разрядный арифметический код (2к+- 3) N.

Работа декоднрующего устройства заканчивается выдачей из регистра 8 на выводную цепь 6 декодированного числа N.

Предмет изобретения

Устройство для декодирования арифметических двоичных кодов вида (2к +. 3) N в двоичный, содержащее схему управления, соединенную с первым входом вентилей записи групп разрядов декодированного числа, с первым входом первых вентилей считывания групп разрядов декодируемого числа, с первым ) ходом вторых вентилей считывания групп разрядов декодированного числа, с первым входом и первым выходом сумматора, с вентилями, с первым входом регистра последовательного хранения кодов групп разрядов числа, логическую схему определения кодов групп разрядов декодированного числа, регистр хранения арифметического двоичного кода и декодированного числа, отлича1ощееея тем, что, с целью повышения быстродействия устройства, вентили записи групп разрядов декодированного числа по выходу соединены через регистр хранения арифметического двоичного кода и декодированного числа, первые вентили считывания групп разрядов декодируемого числа— со вторым входом сумматора, второй выход которого через логическую схему определения кодов групп разрядов декодированного числа, вентили, регистр последовательного хранения кодов групп разрядов числа соединен со вторыми входами вентилей записи групп разрядов декодированного числа, вторыми входами вторых вентилей считывания групп разрядов декодированного числа, а третий вход сумматора подключен к выходу вторых вентилей считывания групп разрядов декодированного числа.

Составитель Е. В. Максимов

Редактор Т. 3. Орловская Техред А. А. Камышникова Корректор Л. А. Царькова

Заказ 1383/18 Тираж 499 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Устройство для декодирования арифметических двоичных кодов Устройство для декодирования арифметических двоичных кодов Устройство для декодирования арифметических двоичных кодов 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано для обработки сигналов, представленных в кодовой и широтно-импульсной формах

Изобретение относится к аналоговым вычислительным устройствам и может быть использовано для возведения значения сигнала в степень

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре передачи данных по каналу с помехами

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических процедур суммирования позиционных аргументов [ni]f(2n) и [mi]f(2n )

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических процедур суммирования позиционных аргументов «-»[ni]f(2 ) и «+»[mi]f(2 ) с разными знаками

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и управления в совокупности с арифметическими устройствами, которые реализуют различные арифметические процедуры над аргументами, имеющие позиционно-знаковую структуру аргументов аналоговых сигналов «±»[n i]f(-1\+1,0, +1) «дополнительный код», которая должна быть преобразована посредством функциональной структуры ЦАП в аналоговый сигнал управления «±»Ukf([mi ])
Наверх