Цифровое вычислительно-логическое устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

273523

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 24.!1,1969 (№ 1321056/18-24) с присоединением заявки М

Приоритет

Опубликовано 15.VI.1970. Бюллетень ¹ 20

Дата опубликования описания 17.IX.1970

Кл. 42m3, 13/06

МПК G 06f 13/06

УДК 681.325(088,8) Комитет по делам иаабретеиий и открмтий при Совете Мииистров

СССР

Авторы изобретения

В. Г. Колосов и Б. А. Миловидов

Ленинградский политехнический институт им. М. И. Калинина

Заявитель

ЦИФРОВОЕ ВЬ1Ч ИСЛ ИТЕЛ Ь НО-ЛОГИЧЕСКОЕ УСТРОЙСТВО

Предлагаемое изобретение относится к области вычислительной техники и предназначено для применения в вычислительных устройствах, выполняющих вычислительно-логические операции и использующих запоминающее устроиство, специально спроектированное для этой цели.

Известны цифровые вычислительно-логические устройства, использующие стандартное магнитное оперативное загоминающее устройство МОЗУ с линейной выборкой для выполнения логических и арифметических операций.

Предлагаемое вычислительно-логическое устройство отличается от известных тем, что в нем выход каждого реверсивного формирователя подсоединен к одному концу соответствующей словарной шины, противоположные объединенные концы соседних словарных шин подключены к реверсивным ключам, входы реверсивных формирователей и реверсивных ключей подсоединены к соответствующим выходам блока управления, входы ключей формирователей и вентилей, подсоединенных к выходам соответствующих ступенеи разрядных дешифраторов, подсоединены также к соответствуюшим выходам блока управления.

Это позволяет повысить быстродействие и надежность устройства.

Предлагаемое устройство выполнено на элементах системы 2,5 D, что позволяет повысить быстродействие запоминающего устройства за счет уменьшения числа сердечников, прошиваемых одной шиной, позволяет также увеличить допуски на отклонение амплитуды токов и имеет ряд других преимуществ. Если рассматривать магнитные элементы МОЗУ системы 2,5 D как многофункциональные с на10 стройкой управляющими сигналами в виде импульсов тока, подаваемых в словарные и разрядные шины, то становится возможным при незначительном увеличении количества оборудования выполнять логические и арифметиче15 ские операции непосредственно в матрицах

МОЗУ. Для этой цели к нескольким словарным шинам подключаются отдельные формирователи тока, полярность импульсов и момент срабатывания которых задаются управляющим устройством. На пересечении этих с IQBHpklblx шин с К разрядными шинами (К(числа разрядных шпн в одном разряде

МОЗУ системы 2,5D) образуется некоторое количество адресов, которые могут быть наз25 ваны функциональной частью МОЗУ в отличие от остальной части МОЗУ, которую назовем основным массивом МОЗУ.

В функциональной части МОЗУ возможна обработка как одного, слова, так и целой груп30 пы слов, причем в различных адресах стано273523

60 б5 вится возможным получение различных функций. Если слово находится в основном массиве МОЗУ, то его предварительно нужно перевести в функциональную часть, и в ней, подавая импульсы соответствующей полярности в определенной последовательности по сл оварным и разрядным шинам, можно выполнить над словом (или словами) логическую операцию (операции) .

На фиг. 1 приведена структурная схема предлагаемого цифрового вычислительно-логического устройства, в котором арифметические и логические операции выполняются на матрицах МОЗУ системы 2,5 D " .

На фиг. 2 представлены, в .качестве примера, система дешифрации, схемы формирователей и ключей, используемых в предлагаемом устройстве.

На фиг. 3 приведена схема расположения словарных и разрядных шин для одного разряда матрицы МОЗУ системы 2,5D.

На фиг. 1 приняты следующие обозначения: разрядные матрицы МОЗУ 1 системы 2,5 D; словарные дешифраторы 2 и 8 первой и второй ступеней дешифрации соответственно; соответственно реверсивные формирователи и ключи 4 и 5 словарной системы шин; диодная матрица 6 словарной системы шин (по два диода на шину); разрядный дешифратор 7 первой ступени, работающий в такте считывания; разрядный дешифратор 8 первой ступени, работающий в такте записи; разрядный дешифратор 9 второй ступени, раоотающий в тактах записи и считывания; реверсивные формирователи 10 и ключи 11 разрядной системы шин; усилители чтения 12; регистр числа И; формирователи 14 регистра числа; вентили (схемы совпадения) 15, которые производят запуск разрядных формирователей 10 в зависимости QT информации, поступающей из регистра числа И и из дешифратора 8; дополнительные формирователи 1б (см. фиг. 1), необходимые для выполнения логических операций в матрицах МОЗУ; количество формирователей 1б равно P, P(n, где и — число словарных шин; управляющие шины 17 — 21, по которым из управляющего устройства поступают сигналы, определяющие выбор одной из разрядных шин с целью выполнения требуемой логической операции в соответствующем адресе, т. е. эти сигналы производят разрядную дешифрацию в тактах считывания и записи при работе устройства в режиме выполнения логических операций; управляющие шины

17 производят выбор соответствующего разрядного ключа (вторая ступень дешифрации), в общем случае количество управляющих шин

17 равно т, m(k, где k — число разрядных шин в одном разряде; управляющие шины 18, * П р и и е ч а н и е: штрих-пунктирной линией ня схеме показаны новые соединения и устройства, позволяющие выполнить логические и арифметические операция в матрицдх МОЗУ системы 2,5D.

l9 осуществляют разрядную дешифрацию пер0оА ступени в такт считывания, а управляющие шины 20, 21 (с учетом информации из регистра числа) — в такт записи; следует заметить, что здесь рассматривается вариант

МОЗУ системы 2,50 с реверсом разрядного тока в зависимости от адреса (вариант с уменьшенным количеством разрядного оборудования); реверс тока осуществляется первой ступенью разрядной дешифрации; управляющее устройство 22; управляющие шины 28, 24, по которым из управляющего устройства 22 подаются сигналы на запуск формирователей

1б для получения от них импульсов .положительной и отрицательной полярности соответственно; специальный ключ 25 в системе словарной дешифрации, запускаемый от управляющего устройства 22 одновременно с формирователями 1б; необходимость B этом специальном ключе возникает при выполнении логических функций в нескольких адресах одновременно, когда через него должен пройти суммарный ток нескольких словарных шин; возможно в некоторых случаях совмещение ключа 25 с существующими в обычном МОЗУ ключами 5: управляющая шина 2б, по которой происходит запуск ключа 25; стробирующий сигнал 27 из управляющего устройства

22, производящий запись информации с усилителей чтения 12 на формирователи 14 регистра числа; стробирующий сигнал 28, производящий запись информации с усилителей чтения 12 на формирователи 14 со сдвигом на разряд влево; усилитель контроля 29, который срабатывает и посылает сигнал в управляющее устройство 22 при наличии хотя бы одной

«единицы» в слове на выходах усилителей чтения 12 при подаче строоа 28 (контроль наличия «переноса»); усилитель контроля 80, который срабатывает при наличии «единицы» в старшем разряде (контроль старшего разряда) .

На фиг, 2 в качестве примера приведена система дешифрации, используемая в предлагаемом устройстве, и показаны схемы отдельных формирователей. Словарный дешифратор включает в себя диодную матрицу. б, словарные формирователи 4 и словарные ключи 5; в выходные цепи дешифратора включены словарные шины матриц 1 МОЗУ системы 2,5D.

На фиг. 2 показано также подключение к словарным шинам нововведенных реверсивных формирователей 1б и специального ключа 25.

Каждый формирователь 1б подключается к одному концу своей словарной шины, а ключ

25 подсоединяется к объединению противоположных концов этих словарных шин, таким образом, в функциональной части МОЗУ оказывается р т адресов. При необходимости увеличения количества адресов в функциональной части МОЗУ возможно использование еще нескольких ключей 25, которые подключаюгся к другим объединениям словарных шин (к выходам других ключей 5, см. фиг. 1).

273523

В системе разрядной дешифрации используются формирователи 10, схема которых аналогична схеме формирователей 16, и ключи 11, подобные ключам 5.

Остальные узлы предлагаемого цифрового вычнслительно-логического устройства соответствуют обычному МОЗУ системы 2,5 D u поэтому примерами не сопровождаются. Возможность осу ществления нововведенных связей 17 — 21, 23, 24 для любых схем обычного

МОЗУ и возможность построения управляющего устройства, дающего на определенных управляющих шинах в определенные моменты времени, являются очевидными и подтверждение пх в виде примеров — изли:шним.

Для пояснения возможности получения логических функций на матрицах МОЗУ системы 2,5D рассмотрим работу одного разряда

МОЗУ, схема расположения шин которого представлена на фиг. 3. Здесь взяты для рассмотрения четыре словарные шины 81 — 84, четыре разрядные шины 85 — 88 и ячейки 89 — 47, находящиеся на пересечениях этих шин (шина чтения на фиг. 3 не показана).

Рассмотрим выполнение простейших логических операций — отрицания, дизыонкции и коныонкции — в одном адресе МОЗУ, например в ячейке 40 (см. фиг. 3), которая находится на пересечении словарной шины 81 и разрядной шины 85. Условимся, что наличие двух отрицательны.;. импульсов полутоков по шинам 31 и 85 переводит ячейку 40 в состояние «нуль», наличие двух положительных импульсов — в состояние «единица», а также, что усилитель чтения чувствителен к обеим полярностям э.д.с. на шине чтения (последнее совпадает с требованием к усилителям чтения в обычном МОЗУ системы 2,5D).

Очевидно, что если в ячейке 40 хранилось

1ксло а, то при подаче по шинам 81 и 85 отриIIательных импульсов полутоков произойдет обычное считывание, и с шин чтения на усилители чтения и в регистр числа поступит прямой код числа. Если же произвести считывание числа не отрицательными, а положительными импульсами полутоков (по тем же шинам 81 и 35), то на усилители чтения поступит уже обратный код числа, т. е. осуществится операция а — инверсия числа а.

Операция диз.ьюнкции а v b (b — слово, подаваемое в разрядные шины 85 при записи) получится, если в ячейку 40, где, допустим, уже записано число а, записать число b (без предварительного считывания числа а), для чего в такте записи по шинам 31 и 35 подать положительные импульсы почутоков; разрядные шины возбуждаются кодом числа b, предварительно записанным в регистр числа 13. Действительно, в ячейке 40 «единицы» будут записаны в тех разрядах, которые соответствуют «единицам» слова а или «единицам» слова b. Предварительная запись слова b в регистр числа производится в такте

65 считывания, непосредственно предшествовавшем такту записи, в котором выполняется операция диз ьюнкции, в результате считывания .111ейки, в которой хранилось слово Ь (допустим, ячейки 42). Очевидно, что здесь в такте считывания обращение будет происходить Ilo одному адресу (обращение к ячейке 42), а в такте записи — по другому (обращение к ячейке 40). Зто можно осуществить с помощью ноиовведепных управляющих связей

17 — 21, 28 — 24, 26, а именно: с помощью этих сьязей производится запуск формирователя 16, соответствующего выбираемой словарной шине, специального ключа 25, а также формирователей 10 и ключей 11 для получения в разрядной шине импульсов определенной полярности в такте считывания и в такте записи.

Заметим, что одновременно с операцией av b в такт записи может быть осуществлена pere1 ерация числа b в ячейку 42, для чего в такте

"-„Iïèeè одновременно:со словарной шиной 81 возбуждается и шина 82 (т. е., управляющее ,стройство запускает одновременнс два формирователя 16. а именно те, которые соответствуют этим словарным шинам).

Логическую операцию коныонкции a+b в ячейке 40 можно получить, если в такт считывания считать число 6 с инверсиеи, например, па ячейке 42 (где, допустим, оно хранилось) и в такт записи подать на шины 81 и 85 (обращение к ячейке 40, где уже записано число а) не положительные, как это происходит нри обычной записи, а отрицательные импульсы полутоков; при этом в тех разрядах, где

b=0 (в этих разрядах усилители чтения при считывании Ь с инверсией сработают), на число а будет действовать полный ток в сторону нуля, который произведет стирание «единиц» числа а в этих разрядах, и, таким образом, в ячейке 40, где раньше было записано чис. ло а, теперь окажется слово agb, т. е. осу. шествится логическая операция конъюнкции.

Заметим, что в том же такте записи можно прорегенерировать число b в ячейке 42, иодагна шину 82 отрицательный импульс полутока, -ак как в ячейке 42 осуществится конъюнкция числ» с «единицами», оставшимися там после считывания ячеЙки 42 с инверсиеи; таким образом, здесь B такте записи происходит выполнение логических операций сразу в двух адресах.

Остановимся несколько подробнее на вы;,олнении в предлагаемом устройстве логических фу нкций В нескольких ячейках (адресах) одновременно. Если в такте считывания считать число о с некоторой ячейки, то, подавая е1о в такте записи по выбранным разрядным шинам (например, по шинам 35 в каждом разряде) с помощью положительных импульсов полутоков и подавая положительные импульсы полутоков по выбранным словарным шинам (шины 81, 82, 88, 84), получим выполнение в соответствующих ячейках (ячейках 40, 42, 44, 46) операции дизъюнкции числа b c числами, хранящимися в этих ячейках, Если

273523

Полярность импульсов в разрядных и словарных шинах

Информация в регистре числа

Текущая информация в ячейках

32

41

43

11

1ã

ajar b а а а а г, г, ayb

ahab а аЛЬ аЛб

Зя аЛЬ

ahab

4д

4я

pl

pl

pl в ячейках 40, 42, 44, 4б были записаны нули, тс в описанном выше случае осуществится операция «разветвления информации», так как происходиг запись числа одновременно в несколько адресов. Следует заметить, что, так как в предлагаемом устройстве используется схема МОЗУ системы 2,5 D с реверсом разрядного тока в зависимости,от адреса, то, если описанная выше операция получения дизъюнкции в нескольких адресах производится с ячейками 41, 48, 45, 47, необходимо в такт записи по словарным шинам 81, 82, 88, 84 подать положительный импульс полутока, а в разрядную шину 85 — отрицательный импульс полутока.

В предлагаемом устройстве возможно также выполнение различных операций в нескольких адресах одновременно. Действительно, возбуждая в такте записи разрядные шины 85 положительными импульсами полутоков в зависимости от кода числа b и подавая в словарные шины 81, 82 положительные импульсы полутоков, а в шины 88, 84 — отрицательные, получим в ячейках 40 и 42 выполнение операции дизъюнкции числа b с содержимым ячеек

40 и 42,соответственно и в ячейках 45 и 47— конъюнкцию числа Ь с числами, хранящимися в этих ячейках; в правильности этого можно убедиться, если рассматривать каждую из этих ячеек и проходящие через нее словарную и разрядную шины в отдельности и сравнить эти случаи с описанными выше операциями получения дизъюнкции и конъюнкции в одной ячейке.

Дополнительно отметим, что при считывании нескольких ячеек (одних с инверсией, других — без инверсии) также возможно получение различных логических операций, так как лри этом на шине чтения оказывается дизьюнкция чисел, считанных с этих ячеек; причем числа, считанные с инверсией, войдут в выражение дизъюнкции с инверсией. Однако неооходимо учесть., что при таком считывании возможны случаи, когда э.д.с. «единиц» в шине чтения будут направлены встречно и усилители чтения могут пе сработать. Эти случаи можно учесть зарапес, зная расположение шипы чтения относительно разрядных и словарных шин.

10 В предлагаемом устройстве количество ячеек, к которым может быть одновременно произведено обращение (и в такте считывания и в такте записи) с целью выполнения в них логических операций, определяется количеством

15 формирователей 1б, так как каждый из них подключен к своей словарной шине, а также мощностью ключа 25, через, который при выполнении логических операций в нескольких адресах одновременно проходит суммарный

20 ток словарных шин.

Так как количество оборудования в системе разрядной дешифрации в МОЗУ системы 2,5 D пропорционально числу разрядов, то дополни25 тельное увеличение количества одновременно опрашиваемых ячеек за счет возбуждения двух и более разрядных шин одновременно в каждом разряде представляется нерациональным. При раооте МОЗУ в режиме запоминаю30 щего устройства выбор разрядной шины производится дешифраторами 7, 8 и 9, а при работе МОЗУ в режиме вьиолнения логических функций выбор разрядной шины происходит путем непосредственного запуска уже имею35 щихся в обычном МОЗУ формирователей 10 и ключей 11 по управляющим шипам 17, 18, l9, 20, 21.

На основании методов выполнения логиче40 ских функций, предложенных выше, можно синтезировать алгоритмы сложения двух чисел с последовательной реализацией переносов, см. табл.

273523

/ О-+-конец:

Контроль р= 1 хоть одна 1 переход K такт)

В таблице обозначены: s — сумма по модулю 2; р=а1х, а — слово переносов; pI =

= (аЯ ) — слово (а/ b), сдвинутое па разряд влево; в нечетных тактах (1I, 21......) происходит считывание информации с ячеек на регистр числа 18, в четных тактах(1, 22....) производится запись с регистра числа в выбранную ячейку (ячейки). Как видно из таблицы, для осуществления данного алгоритма сложения необходимы пять ячеек (ячейки

40 — 44); в три из них (40, 42, 44) предварительно записывается одно слагаемое †чис а и в две другие ячейки (41 и 48) записывается другое слагаемое — число К В таблице указаны полярности импульсов формирователей, возбуждающих словарные и разрядные шины в определенные моменты времени (такты), Ilo этим импульсам можно составить, программу управляющему устройству; приведено изменение информации в ячейках, происходящее с каждым тактом, а также приведена информация, поступающая в регистр числа в такте считывания — для облегчения контроля за правильностью получаемых промежуто IHI Ix результатов.

Вычисление суммы сводится к нахождению суммы s по модулю 2, определяемой в такте

82, и слова переносов р=а/хб, определяемого в такте 22, в такте 4 необходимо .произвести сдвиг слова переносов на один разряд влево, для чего в этом такте подается стробирующий сигнал 28 (см. фиг. 1), при этом информация с усилителей чтения 12 данного разряда перегисывается на формирователи 14 соседнего слова разряда регистра числа 18. В такте 4I происходит также контроль слова переносов и при наличии хотя бы одной единицы в слове переносов стробирующий сигнал 28 производит запуск усилителя контроля 29, который посылает сигнал в управляющее устройство

22 для направления алгоритма после такта 4 на формирование такта 1, и продолжение вычисления суммы; в случае, если слово пер=IIoсов равно нулю, то алгоритм направляется на окончание сложения. Окончательный результат сложения оказывается в ячейках 41 и 48.

Анало ично возможно построение алгоритма сло ке IIIII со сквозным переносом, для реализации которого необходимо применить из:;eãTíbIå соединения в системе усилителей чтения и регистра числа, которые на фиг. 1 не показа ы.

Выполнение операций сложения двух чисел н сдвига слова позволяет осуществить выпол10 пенне на матрицах МОЗУ системы 2,5D и друIII операций — умножения, деления н пр., IIpII этом основную часть оборудования предлагаемого вычислительного устройства сос.авляет однородное оборудов;ише МОЗУ.

15 Следующим шагом является распространение и на упр-вляющее устройство требования о реализации его на однородном оборудовании. Эта "-,àäà÷à,легко решается с использованием построения управляющего устройства

20 по одному из известных способов микропрограммирования, когда микрокоманды — слова управляющих сигналов — составляются в микропрограммы, хранимые в ячейках того же

ЛОЗУ. Это дополнительно позволяет менять

25 характер и набор операций вычислительного устройства программным путем.

Предмет изобретения

Цифровое вычнслител ьно-логическое устройство, содержащее магнитное оперативное за;.оминающее устройство (МОЗУ), блок сдвига слов, блок управления, дешифраторы, форми35 рователн, усилители, вентили, ключи и регистр ,псла, от.заLQюIцееся тем, что, с целью повышения оыстродействия и надежности устройства, в нем выход каждого реверсивного формирозателя подсоединен к одному концу соот40 петствующей словарной шины, противоположные объединенные концы соседних словарных шин подключены к реверсивным ключам, входы реверсивных формирователей и реверснвHb1x ключей подсоединены к соответствующим

45 выходам блока управления, входы ключей форм ирователен и вентилей, подсоединенных к выходам соответствующих ступеней разрядных дешифраторов, подсоединены также к соответствующим выходам блока управления.

273523

Зб

9 иг 3

Составитель Е. И. Иванеева

Редактор Б. С. Ианкина Текред А. A. Камышникова Коррск гор Л. A. Фирсова

Заказ 2544/17 Тираж 480 Подписное

ЦНИЫПИ Комитета по делам изобретений и откоытий при Совете Министров СССР

Москва, Я(-35, Раушская наб., д. 4 5

Типограгрия, пр. Сапунова, 2