Логический модуль

Авторы патента:

G06F7/57 - Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных (логические схемы H03K 19/00)

Владельцы патента RU 2700550:

федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" (RU)

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей логического модуля за счет обеспечения реализации любой из простых симметричных булевых функций τ₁, τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов, при n=7. Логический модуль содержит четыре мажоритарных элемента, которые имеют по три входа, причем первый вход третьего мажоритарного элемента и первый вход первого мажоритарного элемента, подключенного выходом к второму входу второго мажоритарного элемента, первый вход четвертого мажоритарного элемента соединены соответственно с вторым и первым настроечными входами логического модуля, дополнительно введены шесть аналогичных упомянутым мажоритарных элементов, второй и третий входы j-го, второй и третий входы k-то мажоритарных элементов соединены соответственно с выходами (j-1)-го и (j+2)-го, (k+2)-го и (k+4)-го мажоритарных элементов, а выход четвертого и второй вход девятого мажоритарных элементов подключены соответственно к выходу и третьему настроечному входу логического модуля, первый настроечный вход которого соединен с первыми входами второго, пятого, шестого, седьмого и девятого мажоритарных элементов. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (патент РФ 2248034, кл. G06F 7/38, 2005 г.; патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые реализуют любую из простых симметричных булевых функций τ₁, τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов, при n=4.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ₁, τ₂, τ_n-1, τ_n при n=7.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2393528, кл. G06F 7/57, 2010 г.), который содержит четыре мажоритарных элемента и реализует любую из простых симметричных булевых функций τ₁,τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов, при n=4.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ₁, τ₂, τ_n-1, τ_n при n=7.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций τ₁, τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов, при n=7.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем четыре мажоритарных элемента, которые имеют по три входа, первый вход третьего мажоритарного элемента и первый вход первого мажоритарного элемента, подключенного выходом к второму входу второго мажоритарного элемента, первый вход четвертого мажоритарного элемента соединены соответственно с вторым и первым настроечными входами логического модуля, особенность заключается в том, что в него дополнительно введены шесть аналогичных упомянутым мажоритарных элементов, второй и третий входы j-го второй и третий входы k-го мажоритарных элементов соединены соответственно с выходами (j-1)-го и (j+2)-го, (k+2)-го и (k+4)-го мажоритарных элементов, а выход четвертого и второй вход девятого мажоритарных элементов подключены соответственно к выходу и третьему настроечному входу логического модуля, первый настроечный вход которого соединен с первыми входами второго, пятого, шестого, седьмого и девятого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического модуля.

Логический модуль содержит мажоритарные элементы 1₁, …, 1₁₀, которые имеют по три входа, причем второй вход элемента 1₂, второй и третий входы элемента 1_j второй и третий входы элемента 1_k соединены соответственно с выходами элементов 1₁, 1_j-1 и 1_j+2, 1_k+2 и 1_k+4, а выход элемента 1₄ и первый вход элемента 1₃, второй вход элемента 1₉ подключены соответственно к выходу и второму, третьему настроечным входам логического модуля, первый настроечный вход которого соединен с первыми входами элементов 1₁, 1₂, 1₄, 1₅, 1₆, 1₇, 1₉.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первый, второй, третий настроечные входы подаются соответственно необходимые двоичные сигналы ƒ₁, ƒ₂, ƒ₃ ∈ {0,1}. На второй вход элемента 1₁, первый вход элемента 1₈; третий вход элемента 1₁, второй вход элемента 1₈; третьи входы элементов 1₂, 1₈; второй вход элемента 1₇, первый вход элемента 1₁₀; третий вход элемента 1₇, второй вход элемента 1₁₀; третьи входы элементов 1₉, 1₁₀ подаются соответственно двоичные сигналы x₁; х₂; х₃; х₄; х₅; х₆ (x₁, …, х₆ ∈ {0,1}). На выходе элемента 1_i имеем где есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 1₄ определяется выражением Z=ƒ₁(ƒ₂y₁∨ƒ₂y₂∨y₁y₂)∨ƒ₁y₃∨(ƒ₂y₁∨ƒ₂y₂∨y₁y₂)y₃, в котором

y₁=ƒ₁(ƒ₁x₁∨ƒ₁x₂∨x₁x₂)∨ƒ₁x₃∨(ƒ₁x₁∨ƒ₁x₂∨x₁x₂)x₃;

y₂=ƒ₁(ƒ₁x₄∨ƒ₁x₅∨x₄x₅)∨ƒ₁(ƒ₁ƒ₃∨ƒ₁x₆∨ƒ₃x₆)∨

∨(ƒ₁x₄∨ƒ₁x₅∨x₄x₅)(ƒ₁ƒ₃∨ƒ₁x₆∨ƒ₃x₆);

y₃=ƒ₁(x₁x₂∨x₁x₃∨x₂x₃)∨ƒ₁(x₄x₅∨x₄x₆∨x₅x₆)∨

∨(x₁x₂∨x₁x₃∨x₂x₃)(x₄x₅∨x₄x₆∨x₅x₆).

Таким образом, на выходе предлагаемого логического модуля получим

где τ₁, τ₂, τ₆, τ₇ есть простые симметричные булевы функции семи аргументов x₁, …, x₇ (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует любую из простых симметричных булевых функций τ₁, τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов, при n=7.

Логический модуль, предназначенный для реализации простых симметричных булевых функций, содержащий четыре мажоритарных элемента, которые имеют по три входа, причем первый вход третьего мажоритарного элемента и первый вход первого мажоритарного элемента, подключенного выходом к второму входу второго мажоритарного элемента, первый вход четвертого мажоритарного элемента соединены соответственно с вторым и первым настроечными входами логического модуля, отличающийся тем, что в него дополнительно введены шесть аналогичных упомянутым мажоритарных элементов, второй и третий входы j-го второй и третий входы k-то мажоритарных элементов соединены соответственно с выходами (j-1)-го и (j+2)-го, (k+2)-го и (k+4)-го мажоритарных элементов, а выход четвертого и второй вход девятого мажоритарных элементов подключены соответственно к выходу и третьему настроечному входу логического модуля, первый настроечный вход которого соединен с первыми входами второго, пятого, шестого, седьмого и девятого мажоритарных элементов.

Изобретение относится к области цифровой схемотехники, автоматики и промышленной электроники и может быть использовано в блоках вычислительной техники, сумматорах, арифметико-логических устройствах.

Способ динамического преобразования данных при хранении и передаче // 2699589

Изобретение относится к области преобразования двоичной информации при ее хранении и передаче. Техническим результатом является обеспечение многопоточной обработки информации для ее последующей передачи и хранения.

Электронное вычислительное устройство // 2698763

Группа изобретений относится к области вычислительной техники и может быть использована для выполнения обфускационных арифметических операций в коммутативном кольце.

Способ биометрической аутентификации пользователя и вычислительное устройство, реализующее упомянутый способ // 2697646

Изобретение относится к области вычислительной техники, предназначенной для аутентификации пользователей. Технический результат заключается в повышении точности биометрической аутентификации пользователя за счет снижения вероятности возникновения ошибок при биометрической аутентификации пользователя.

Устройство для перебора перестановок // 2693996

Изобретение относится к области вычислительной техники, предназначенной для формирования в произвольной последовательности перестановок двоичных кодов. Технический результат заключается в повышении надежности работы устройства для перестановок двоичных кодов.

Способ обработки видео для целей визуального поиска // 2693994

Изобретение относится к области обработки видео. Технический результат заключается в повышении точности и скорости визуального поиска требуемого фрагмента видеоматериалов.

Способ и устройство для отображения при выключенном экране // 2693912

Изобретение относится к способу, устройствам и машиночитаемому носителю для отображения информационного содержимого при выключенном экране. Технический результат заключается в снижении энергопотребления при отображении при выключенном экране.

Способ и сервер преобразования значения категориального фактора в его числовое представление // 2693324

Группа изобретений относится к вычислительной технике и может быть использована для создания прогностической модели. Техническим результатом является обеспечение преобразования значения категориального фактора в его числовое представление.

Способ диагностики недвоичных блоковых кодов // 2693190

Изобретение относится к технике связи и может быть использовано для определения неизвестной структуры кодера недвоичных блоковых систематических кодов и несистематических кодов на основе анализа принимаемой кодовой последовательности.

Асинхронное устройство cordic алгоритма для цифро-сигнальных процессоров // 2691854

Изобретение относится к области вычислительной техники. Технический результат заключается в снижении потребляемой мощности, упрощении конструкции и повышении быстродействия при асинхронном обмене данными.

Мажоритарный модуль // 2700552

Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции семи аргументов - входных двоичных сигналов - и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации. Технический результат заключается в уменьшении аппаратурных затрат при сохранении функциональных возможностей и элементного базиса мажоритарного модуля. Технический результат достигается за счет мажоритарного модуля, который содержит двенадцать элементов «2И» (11, …, 112) и двенадцать элементов «2ИЛИ» (21, …, 212). 1 ил.

Мажоритарный модуль // 2700553

Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции пяти аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же пяти аргументов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации. Технический результат заключается в уменьшении аппаратурных затрат при сохранении функциональных возможностей и глубины схемы мажоритарного модуля. Технический результат достигается за счет мажоритарного модуля, который содержит девять мажоритарных элементов (11,…,19). 1 ил.

Мажоритарный модуль // 2700554

Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции семи аргументов - входных двоичных сигналов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации. Технический результат заключается в упрощении схемы мажоритарного модуля при сохранении функциональных возможностей прототипа. Технический результат достигается за счет мажоритарного модуля, который содержит элемент 2И (1), элемент 2ИЛИ (2), элемент 3ИЛИ (3), элемент 3И (4), элемент НЕ (5) и пять мажоритарных элементов (61, …, 65). 1 ил.

Мажоритарный модуль // 2700555

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n есть нечетное число, которое больше или равно пяти. Технический результат достигается за счет мажоритарного модуля, который содержит m+1 групп мажоритарных элементов, имеющих по три входа, причем первая группа образована из m-1 мажоритарных элементов группа содержит j-ю и (Ni-1+1)-ю подгруппы, образованные соответственно из m-2 и Ni-1 мажоритарных элементов и и (m+1)-я группа образована из m-1 мажоритарных элементов при этом m=0,5×(n+1). 1 ил.

Логический преобразователь // 2700556

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении параллельной реализации простых симметричных булевых функций. Технический результат достигается за счет логического преобразователя, предназначенного для реализации простых симметричных булевых функций, содержащего восемь мажоритарных элементов, причем первые входы (i+5)-го, четвертого и пятого мажоритарных элементов соединены соответственно с выходом i-го мажоритарного элемента, первым и вторым настроечными входами логического преобразователя, первый, второй, (i+2)-й информационные входы и первый, второй выходы которого подключены соответственно к второму, третьему входам пятого, третьему входу (i+5)-го мажоритарных элементов и выходам четвертого, восьмого мажоритарных элементов. 1 ил.

Логический преобразователь // 2700557

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций τ0,5×n-1, τ0,5×n, τ0,5×n+1, τ0,5×n+2, зависящих от n аргументов - входных двоичных сигналов, при n=6. Логический преобразователь содержит десять мажоритарных элементов, которые имеют по три входа, причем первые входы четвертого и девятого мажоритарных элементов соединены соответственно с первым и вторым настроечными входами логического преобразователя, выходы i-го и j-го мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го и (j+1)-го мажоритарных элементов, выходы седьмого, восьмого и девятого мажоритарных элементов подключены соответственно к третьим входам четвертого, третьего и седьмого мажоритарных элементов, а выходы десятого, четвертого и первый вход восьмого мажоритарных элементов соединены соответственно с первым входом третьего мажоритарного элемента, выходом и первым настроечным входом логического преобразователя, третий и четвертый настроечные входы которого подключены соответственно к первым входам первого, второго, седьмого мажоритарных элементов и первым входам пятого, шестого мажоритарных элементов. 1 ил.

Логический преобразователь // 2700558

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций. Технический результат достигается за счет логического преобразователя, предназначенного для реализации простых симметричных булевых функций, содержащего шесть мажоритарных элементов, которые имеют по три входа, 3·n-12(n≥4), аналогичных упомянутым мажоритарных элементов, все мажоритарные элементы сгруппированы в n-2 групп так, что каждая группа содержит три мажоритарных элемента. 1 ил.