Неинвертирующее токовое зеркало на комплементарных полевых транзисторах с управляющим pn-переходом для работы при низких температурах

Изобретение относится к области радиотехники. Технический результат заключается в обеспечении неинвертирующего преобразования входного токового сигнала с коэффициентом передачи по току больше единицы. Токовое зеркало содержит вход и выход устройства, согласованные с первой шиной источника питания, первый входной полевой транзистор, исток которого связан со второй шиной источника питания, а сток соединен со входом устройства и затвором второго входного полевого транзистора, выходной полевой транзистор, сток которого соединен с выходом устройства, источник опорного тока. В качестве всех упомянутых выше полевых транзисторов используются полевые транзисторы с управляющим pn-переходом (JFET), исток первого JFET входного полевого транзистора связан со второй шиной источника питания через источник опорного тока и соединен со стоком второго JFET входного полевого транзистора, затвор первого JFET входного полевого транзистора связан со второй шиной источника питания, исток выходного JFET полевого транзистора соединен с истоком второго JFET входного полевого транзистора, а его затвор подключен к источнику опорного напряжения. 3 з.п. ф-лы, 9 ил.

 

Изобретение относится к области радиотехники и может быть использовано в качестве функционального узла аналоговых микросхем (например, дифференциальных (ОУ) и мультидифференциальных операционных усилителях (МОУ), компараторах и т.п.) для задач усиления и фильтрации сигналов, в том числе в диапазоне низких температур.

Основой современных микроэлектронных операционных усилителей, стабилизаторов напряжения, компараторов и т.п.являются так называемые «токовые зеркала», обеспечивающие инверсию по фазе входного токового сигнала в широком диапазоне его изменения [1-21]. Качественные показатели практически всех современных аналоговых микросхем определяются статическими и динамическими параметрами токовых зеркал (ТЗ). Анализ существующих вариантов построения ТЗ представлен в [21]. Предполагаемое изобретения относится к данному подклассу устройств.

Ближайшим прототипом (фиг. 1) заявляемого устройства является токовое зеркало, описанное в патенте фирмы Intel Corporation US №6.630.818 (fig. 4, 2003 г.), содержащее вход 1 и выход 2 устройства, согласованные с первой 3 шиной источника питания, первый 4 входной полевой транзистор исток которого связан со второй 5 шиной источника питания, а сток соединен со входом 1 устройства и затвором второго 6 входного полевого транзистора, выходной полевой транзистор 7 сток которого соединен с выходом 2 устройства, источник опорного тока 8.

Существенный недостаток известного токового зеркала состоит в том, что оно оказывается неработоспособным при реализации на JFet полевых транзисторах, обеспечивающих экстремально" малый уровень шумов, высокую радиационную стойкость и стабильную работу аналоговых микросхем в диапазоне криогенных температур. Кроме этого, оно имеет только инвертирующий выход. В тоже время для многих задач аналого-цифрового усиления и фильтрации сигналов крайне необходимы токовые зеркала, содержащие неинвертирующий токовых выход, для которого коэффициент передачи по входному току лежит в диапазоне 1-10 единиц. Такие функциональные узлы позволяют создавать высококачественные активные RC-фильтры, положительная обратная связь в которых замыкается через токовое зеркало.

Основная задача предполагаемого изобретения состоит в создании неинвертирующего токового зеркала на комплементарных полевых транзисторах с управляющим pn-переходом для работы при низких температурах, обеспечивающего прецизионные неинвертирующие преобразования входного токового сигнала с коэффициентом передачи по току больше единицы.

Поставленная задача решается тем, что в токовом зеркале фиг. 1, содержащем вход 1 и выход 2 устройства, согласованные с первой 3 шиной источника питания, первый 4 входной полевой транзистор исток которого связан со второй 5 шиной источника питания, а сток соединен со входом 1 устройства и затвором второго 6 входного полевого транзистора, выходной полевой транзистор 7 сток которого соединен с выходом 2 устройства, источник опорного тока 8, предусмотрены новые элементы и связи - в качестве всех упомянутых выше полевых транзисторов используются полевые транзисторы с управляющим pn-переходом JFET, исток первого 4 JFET входного полевого транзистора связан со второй 5 шиной источника питания через источник опорного тока 8 и соединен со стоком второго 6 JFET входного полевого транзистора, затвор первого 4 JFET входного полевого транзистора связан со второй 5 шиной источника питания, исток выходного JFET полевого транзистора 7 соединен с истоком второго 6 JFET входного полевого транзистора, а его затвор подключен к источнику опорного напряжения 9.

На чертеже фиг. 1 представлена схема токового зеркала-прототипа по патенту US 6.630.818, fig.4, 2003, фирмы Intel Corporation.

На чертеже фиг. 2 приведена схема заявляемого устройства в соответствии с п. 1 формулы изобретения.

На чертеже фиг. 3 показана схема токового зеркала в соответствии с п. 2 формулы изобретения.

На чертеже фиг. 4 приведена схема заявляемого устройства в соответствии с п. 3 формулы изобретения.

На чертеже фиг. 5 представлена токовое зеркало в соответствии с п. 4 формулы изобретения.

На чертеже фиг. 6 показан статический режим токового зеркала фиг. 2 при температуре -197°С в среде среда LTSpiceXVII на комплементарных полевых транзисторах ОАО «Интеграл» (г. Минск) при токах I₁=100 mkA, I₂=50 мкА.

На чертеже фиг. 7 приведены зависимости выходного тока токового зеркала фиг. 6 для разных температурных условий (27°С и -197°С) при токах I₁=100 mkA, I₂=0÷100 mkA.

На чертеже фиг. 8 показан статический режим токового зеркала фиг. 5 при температуре -197°С в среде среда LTSpiceXVII на комплементарных полевых транзисторах ОАО «Интеграл» (г.Минск) при I₁=100 mkA, I₂=50 мкА.

На чертеже фиг. 9 приведены зависимости выходного тока I_вых=I_R1 от входного тока I_вх=I₂ токового зеркала фиг. 8 для разных температурных условий (27°С и -197°С) при I₁=100 mkA, I₂=0÷100 mkA.

Токовое зеркало фиг. 2 содержит вход 1 и выход 2 устройства, согласованные с первой 3 шиной источника питания, первый 4 входной полевой транзистор исток которого связан со второй 5 шиной источника питания, а сток соединен со входом 1 устройства и затвором второго 6 входного полевого транзистора, выходной полевой транзистор 7 сток которого соединен с выходом 2 устройства, источник опорного тока 8. В качестве всех упомянутых выше полевых транзисторов используются полевые транзисторы с управляющим pn-переходом JFET, исток первого 4 JFET входного полевого транзистора связан со второй 5 шиной источника питания через источник опорного тока 8 и соединен со стоком второго 6 JFET входного полевого транзистора, затвор первого 4 JFET входного полевого транзистора связан со второй 5 шиной источника питания, исток выходного JFET полевого транзистора 7 соединен с истоком второго 6 JFET входного полевого транзистора, а его затвор подключен к источнику опорного напряжения 9. Двухполюсник 10 моделирует свойства нагрузки ТЗ, подключаемой к выходу 2 устройства.

Кроме этого, на чертеже фиг. 3, в соответствии с п. 2 формулы изобретения, в качестве источника опорного напряжения 9 используется напряжение на второй 5 шине источника питания. Это упрощает схему устройства.

На чертеже фиг. 4, в соответствии с п. 3 формулы изобретения, в схему введен третий 11 JFET входной полевой транзистор, исток которого соединен с истоком второго 6 JFET входного полевого транзистора, затвор связан с затвором второго 6 JFET входного полевого транзистора, а сток подключен к первому 12 дополнительному инвертирующему выходу устройства. Двухполюсник RH2 моделирует свойства нагрузки, подключаемой к первому 12 дополнительному инвертирующему токовому выходу устройства.

На чертеже фиг. 5, в соответствии с п. 4 формулы изобретения, первый 12 дополнительный инвертирующий токовый выход устройства связан со второй 5 шиной источника питания через токостабилизирующий двухполюсник 13 и соединен с истоком второго 14 JFET выходного полевого транзистора, причем затвор второго 14 JFET выходного полевого транзистора соединен с второй 5 шиной источника питания, а сток подключен ко второму 15 дополнительному инвертирующему выходу устройства, согласованному с первой 3 шиной источника питания. Двухполюсник 16 моделирует свойства нагрузки ТЗ, подключаемой ко второму 15 дополнительному инвертирующему выходу устройства.

Рассмотрим работу ТЗ с учетом результатов его моделирования, представленных на чертежах фиг. 6 - фиг. 9.

Предлагаемое ТЗ имеет устойчивый статических режим (фиг. 6) при температуре до минус 197°С.

Зависимости выходного тока ТЗ фиг. 6, представленные на чертеже фиг. 7 для разных температурных условий (27°С и -197°С) в широком диапазоне изменения входных токов I_вх=I₂=0÷100 мкА показывают, что предлагаемое устройство обеспечивает высокую точность передачи тока на неинвертирующий выход. Известные ТЗ данным свойством не обладают.

Особенность схемы фиг. 8 состоит в том, что здесь по неинвертирующему токовому выходу коэффициент передачи по току строго равен двум единицам как при комнатных, так и при криогенных температурах. Это позволяет рекомендовать данную схему в прецизионных устройствах усиления и фильтрации сигнала.

Следует также заметить, что по реализуемой точности передачи тока и численных значениях коэффициента усиления, который зависит от числа параллельно включенных элементарных транзисторов в структуре третьего 11 составного JFET входного полевого транзистора (фиг. 4), предлагаемая схема ТЗ не имеет аналогов. Моделирование показывает, что данные качества сохраняются не только в диапазоне криогенных температур, но и при воздействии проникающей радиации.

Представленные на чертеже фиг. 9 зависимости выходного тока I_вых=I_R1 от входного тока I_вх=I₂ ТЗ фиг. 8 для разных температурных условий (27°С и -197°С), показывают, что данное устройство имеет не только неинвертирующеий токовый выход, а может также обеспечить инвертирующее преобразование входных сигналов относительно первого 12 и второго 15 дополнительных инвертирующих выходов. Это значительно расширяет функциональные возможности предлагаемого схемотехнического решения при его использовании в современной CJFet аналоговой схемотехнике.

Таким образом, заявляемо устройство имеет существенные преимущества в сравнении с аналогами.

Библиографический СПИСОК

1. Патент US №6.630.818, fig. 4, 2003 г.

2. Патент ЕР №2652872, fig. 2, 2015 г.

3. Патент US №7.869.285, fig. 1, 2011 г.

4. Патент US №7.312.651, 2007 г.

5. Патент RU №2544780, fig. 2, 2013 г.

6. Патент US №8.169.263, 2012 г.

7. Патент US №7.915.948, 2011 г.

8. Патент US №6.492.796, fig. 1, fig. 2, fig. 8, 2002 г.

9. Патент US №7.541.871, fig. 1, 2009 г.

10. Патент US №5.801.523, fig. 1, 1998 г.

11. Патент US №6.617.915, 2003 г.

12. Заявка на патент US №2007/0216484, fig. 15, 2007 г.

13. Патент US №6.639.452, fig. 1, 2003 г.

14. Патент US №5.515.010, 1996 г.

15. Заявка на патент US №200 6/02 3234 0, 2006 г.

16. Патент ЕР №1313211, fig. 3, 2001 г.

17. Патент US №6.842.050, fig. 3, 2005 г.

18. Патент US №6.980.054, fig. 7, 2005 г.

19. Авт. свид. SU 1529410, 1989 г.

20. Полезная модель 139042, 2014 г.

21. Токовые зеркала для проектирования КМОП аналоговых микросхем: основные модификации (ТЗ №1-№36) / Прокопенко Н.Н., Титов А.Е., Бутырлагин Н.В. // Библиотека схемотехнических решений. ИППМ РАН, 2019, С.1-29. URL: http://www.ippm.ru/data/eljrnal/рарег/J4.pdf (режим доступа свободный).

1. Неинвертирующее токовое зеркало на комплементарных полевых транзисторах с управляющим pn-переходом для работы при низких температурах, содержащее вход (1) и выход (2) устройства, согласованные с первой (3) шиной источника питания, первый (4) входной полевой транзистор, исток которого связан со второй (5) шиной источника питания, а сток соединен со входом (1) устройства и затвором второго (6) входного полевого транзистора, выходной полевой транзистор (7), сток которого соединен с выходом (2) устройства, источник опорного тока (8), отличающееся тем, что в качестве всех упомянутых выше полевых транзисторов используются полевые транзисторы с управляющим pn-переходом (JFET), исток первого (4) JFET входного полевого транзистора связан со второй (5) шиной источника питания через источник опорного тока (8) и соединен со стоком второго (6) JFET входного полевого транзистора, затвор первого (4) JFET входного полевого транзистора связан со второй (5) шиной источника питания, исток выходного JFET полевого транзистора (7) соединен с истоком второго (6) JFET входного полевого транзистора, а его затвор подключен к источнику опорного напряжения (9).

2. Неинвертирующее токовое зеркало по п.1, отличающееся тем, что в качестве источника опорного напряжения (9) используется напряжение на второй (5) шине источника питания.

3. Неинвертирующее токовое зеркало по п.2, отличающееся тем, что в схему введен третий (11) JFET входной полевой транзистор, исток которого соединен с истоком второго (6) JFET входного полевого транзистора, затвор связан с затвором второго (6) JFET входного полевого транзистора, а сток подключен к первому (12) дополнительному инвертирующему выходу устройства.

4. Неинвертирующее токовое зеркало по п.3, отличающееся тем, что первый (12) дополнительный инвертирующий токовый выход устройства связан со второй (5) шиной источника питания через токостабилизирующий двухполюсник (13) и соединен с истоком второго (14) JFET выходного полевого транзистора, причем затвор второго (14) JFET выходного полевого транзистора соединен со второй (5) шиной источника питания, а сток подключен ко второму (15) дополнительному инвертирующему выходу устройства, согласованному с первой (3) шиной источника питания.