Логический модуль

Изобретение относится к области вычислительной техники. Техническим результатом изобретения является обеспечение реализации простых симметричных булевых функций. Раскрыт логический модуль, предназначенный для реализации простых симметричных булевых функций, содержащий четыре мажоритарных элемента, причем второй и третий входы второго мажоритарного элемента соединены соответственно с выходом первого мажоритарного элемента и третьим информационным входом логического модуля, первый, второй информационные и первый настроечный входы которого подключены соответственно к второму, третьему и первому входам первого мажоритарного элемента, при хтом в него дополнительно введены два мажоритарных элемента, второй, третий входы j-го и второй вход третьего мажоритарных элементов соединены соответственно с выходами (j-1)-го, (j-3)-го мажоритарных элементов и выходом второго мажоритарного элемента, а первый, второй, третий входы четвертого мажоритарного элемента и третий вход третьего, первый вход пятого мажоритарных элементов подключены соответственно к первому, второму, третьему и четвертому информационным входам логического модуля, первый, второй, третий настроечные входы и выход которого соединены соответственно с первыми входами второго, третьего, первым входом и выходом шестого мажоритарных элементов. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, патент РФ 2249844, кл. G06F 7/38, 2005 г.), которые могут быть настроены на реализацию любой из простых симметричных булевых функций τ_0,5×(n+1)-1, τ_0,5×(n+1), τ_0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов x₁, …, x_n ∈{0,1}, при n=3.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности и неоднородность аппаратурного состава, обусловленные соответственно тем, что не выполняется реализация любой из функций τ_0,5×(n+1)-1, τ_0,5×(n+1), τ_0,5×(n+1)+1 при n=5 и, в частности, упомянутый аналог содержит логические элементы трех типов (элементы И, ИЛИ, мажоритарные элементы).

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2542920, кл. G06F 7/57, 2015 г.), который содержит четыре мажоритарных элемента и может быть настроен на реализацию любой из простых симметричных булевых функций τ_0,5×(n+1)-1, τ_0,5×(n+1), τ_0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов х_1, …,х_n ∈ {0,1}, при n=3.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из функций τ_0,5×(n+1)-1, τ_0,5×(n+1), τ_0,5×(n+1)+1 при n=5.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций τ_0,5×(n+1)-1, τ_0,5×(n+1), τ_0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов х₁, …, х_n ∈ {0,1}, при n=5 с помощью настроечного множества {0,1,х₅} при сохранении элементного базиса прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем четыре мажоритарных элемента, второй и третий входы второго мажоритарного элемента соединены соответственно с выходом первого мажоритарного элемента и третьим информационным входом логического модуля, первый, второй информационные и первый настроечный входы которого подключены соответственно к второму, третьему и первому входам первого мажоритарного элемента, особенность заключается в том, что в него дополнительно введены два мажоритарных элемента, второй, третий входы j-го и второй вход третьего мажоритарных элементов соединены соответственно с выходами (j-1)-го, (j-3)-го мажоритарных элементов и выходом второго мажоритарного элемента, а первый, второй, третий входы четвертого мажоритарного элемента и третий вход третьего, первый вход пятого мажоритарных элементов подключены соответственно к первому, второму, третьему и четвертому информационным входам логического модуля, первый, второй, третий настроечные входы и выход которого соединены соответственно с первыми входами второго, третьего, первым входом и выходом шестого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического модуля.

Логический модуль содержит мажоритарные элементы 1₁, …, 1₆, причем второй, третий входы элемента 1_j и выход элемента 1_j-4 соединены соответственно с выходами элементов 1_j-1, 1j_-3 и вторым входом элемента 1_j-3, а второй вход элемента 1₁, первый вход элемента 1₅, i-й вход элемента 1₄, третий вход элемента 1_i и выход элемента 1₆ подключены соответственно к первому, четвертому, i-му, (i+1)-му информационным входам и выходу логического модуля, первый и второй, третий настроечные входы которого соединены соответственно с первыми входами элементов 1₁, 1₂ и 1₃, 1₆.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первый, …, четвертый информационные и первый, …, третий настроечные входы подаются соответственно двоичные сигналы х₁, …, х₄ ∈ {0,1} и у₁, …, у₃ ∈ {0,1}. На выходе элемента имеем где и есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 1₆ определяется выражением в котором

Таким образом, на выходе предлагаемого логического модуля получим

где 0, 1, x₅ есть элементы настроечного множества; τ₂, 1₃, 1₄ есть простые симметричные булевы функции пяти аргументов х₁, …, х₅ (см. стр. 126 в книге: Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль построен в элементном базисе прототипа и обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует любую из простых симметричных булевых функций τ_0,5×(n+1)-1, τ_0,5×(n+1), τ_0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов х₁, …, х_n ∈ {0,1}, при n=5. При этом используется настроечное множество {0,1, х₅}.

Логический модуль, предназначенный для реализации простых симметричных булевых функций, содержащий четыре мажоритарных элемента, причем второй и третий входы второго мажоритарного элемента соединены соответственно с выходом первого мажоритарного элемента и третьим информационным входом логического модуля, первый, второй информационные и первый настроечный входы которого подключены соответственно к второму, третьему и первому входам первого мажоритарного элемента, отличающийся тем, что в него дополнительно введены два мажоритарных элемента, второй, третий входы j-го и второй вход третьего мажоритарных элементов соединены соответственно с выходами (j-1)-го, (j-3)-го мажоритарных элементов и выходом второго мажоритарного элемента, а первый, второй, третий входы четвертого мажоритарного элемента и третий вход третьего, первый вход пятого мажоритарных элементов подключены соответственно к первому, второму, третьему и четвертому информационным входам логического модуля, первый, второй, третий настроечные входы и выход которого соединены соответственно с первыми входами второго, третьего, первым входом и выходом шестого мажоритарных элементов.