Логический преобразователь

Авторы патента:


Изобретение относится к логическому преобразователю. Технический результат заключается в упрощении устройства логического преобразователя. Преобразователь предназначен для реализации простых симметричных булевых функций, содержащий семь мажоритарных элементов, которые имеют по три входа, причем выход шестого и первый вход пятого мажоритарных элементов соединены соответственно с вторым входом седьмого мажоритарного элемента и первым настроечным входом логического преобразователя, при этом в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, которые имеют по три входа, выходы пятого, m-го и (m+2)-го мажоритарных элементов соединены соответственно с вторыми входами шестого, (m+2)-го и третьим входом (m+5)-го мажоритарных элементов, (m+1)-й вход пятого и третий вход (m+2)-го мажоритарных элементов соединены соответственно с выходом m-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом (3-m)-го мажоритарного элемента, а первые входы четвертого, шестого и выход седьмого мажоритарных элементов соединены соответственно с вторым настроечным входом и выходом логического преобразователя, третий настроечный вход которого подключен к первым входам третьего, седьмого мажоритарных элементов. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2248034, кл. G06F 7/38, 2005 г.), которые с помощью константной настройки реализуют любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности и схемная сложность, обусловленные соответственно тем, что не выполняется реализация любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов, и цена по Квайну схемы, в частности, упомянутого аналога равна 33.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2641454, кл. G06F 7/00, 2018 г.), который содержит мажоритарные элементы и с помощью константной настройки реализует любую из четырех простых симметричных булевых функций τ1, τ2, τ5, τ6, зависящих от шести аргументов - входных двоичных сигналов.

При этом цена по Квайну схемы прототипа равна 27.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов, при сохранении цены по Квайну схемы прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем семь мажоритарных элементов, которые имеют по три входа, выход шестого и первый вход пятого мажоритарных элементов соединены соответственно с вторым входом седьмого мажоритарного элемента и первым настроечным входом логического преобразователя, особенность заключается в том, что в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, которые имеют по три входа, выходы пятого, m-го и (m+2)-го мажоритарных элементов соединены соответственно с вторыми входами шестого, (m+2)-го и третьим входом (m+5)-го мажоритарных элементов, (m+1)-й вход пятого и третий вход (m+2)-го мажоритарных элементов соединены соответственно с выходом m-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом (3-m)-го мажоритарного элемента, а первые входы четвертого, шестого и выход седьмого мажоритарных элементов соединены соответственно с вторым настроечным входом и выходом логического преобразователя, третий настроечный вход которого подключен к первым входам третьего, седьмого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 11, …, 17 и элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 21, 22, причем все элементы имеют по три входа, выходы элементов 15, 1m и 1m+2 соединены соответственно с вторыми входами элементов 16, 1m+2 и третьим входом элемента 1m+5, (m+1)-й вход элемента 15, третий вход элемента 1m+2 и выход элемента 16 соединены соответственно с выходами элементов 2m, 13-m и вторым входом элемента 17, а первые входы элементов 14, 16 и выход элемента 17 соединены соответственно с вторым настроечным входом и выходом логического преобразователя, первый и третий настроечные входы которого подключены соответственно к первому входу элемента 15 и первым входам элементов 13, 17.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы f1, f2, f3 ∈ {0,1} константной настройки. На первые, вторые и третьи входы элементов 1m 2m подаются соответственно подлежащие обработке двоичные сигналы х3×m-2, х3×m-1 и х3×m1, …, х6 ∈ {0,1}). На выходах элементов 1k 21, 22 имеем

где есть соответственно сигналы на первом, втором, третьем входах элемента 1k и символы операций Maj, ИЛИ, И, ИСКЛЮЧАЮЩЕЕ ИЛИ, НЕ. Следовательно, сигнал на выходе элемента 17 определяется выражением

в котором Таким образом, на выходе предлагаемого логического преобразователя получим

где τ1, …, τ6 есть простые симметричные булевы функции шести аргументов х1, …, х6 (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь обладает более широкими по сравнению с прототипом функциональными возможностями, так как с помощью константной настройки реализует любую из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов. При этом цена по Квайну схемы предлагаемого логического преобразователя равна цене по Квайну схемы прототипа.

Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий семь мажоритарных элементов, которые имеют по три входа, причем выход шестого и первый вход пятого мажоритарных элементов соединены соответственно с вторым входом седьмого мажоритарного элемента и первым настроечным входом логического преобразователя, отличающийся тем, что в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, которые имеют по три входа, выходы пятого, m-го и (m+2)-го мажоритарных элементов соединены соответственно с вторыми входами шестого, (m+2)-го и третьим входом (m+5)-го мажоритарных элементов, (m+1)-й вход пятого и третий вход (m+2)-го мажоритарных элементов соединены соответственно с выходом m-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом (3-m)-го мажоритарного элемента, а первые входы четвертого, шестого и выход седьмого мажоритарных элементов соединены соответственно с вторым настроечным входом и выходом логического преобразователя, третий настроечный вход которого подключен к первым входам третьего, седьмого мажоритарных элементов.



 

Похожие патенты:

Изобретение относится к логическому преобразователю. Технический результат заключается в упрощении устройства логического преобразователя. Преобразователь предназначен для реализации простых симметричных булевых функций, содержащий семь мажоритарных элементов, которые имеют по три входа, причем выход шестого и первый вход пятого мажоритарных элементов соединены соответственно с вторым входом седьмого мажоритарного элемента и первым настроечным входом логического преобразователя, при этом в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, которые имеют по три входа, выходы пятого, m-го и -го мажоритарных элементов соединены соответственно с вторыми входами шестого, -го и третьим входом -го мажоритарных элементов, -й вход пятого и третий вход -го мажоритарных элементов соединены соответственно с выходом m-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом -го мажоритарного элемента, а первые входы четвертого, шестого и выход седьмого мажоритарных элементов соединены соответственно с вторым настроечным входом и выходом логического преобразователя, третий настроечный вход которого подключен к первым входам третьего, седьмого мажоритарных элементов. 1 ил.

Наверх