Патент ссср 317062

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Вх О

3I7062

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 26.Х1.1969 (№ 1382954 18-24) МПК G 06i i;50 с присоединением заявки №

Приоритет

Опубликовано 07.Х.1971. Бюллетень ¹ 30

Дата опубликования описания 22.XI.1971

Комитет па делам изобретеииб и открытиЯ при Сосете Мииистрое

СССР

3 ДК, 681.325.5(088.8) 4

ii: —,. -.В. П. Гаврюшеико и A. Г. Кухарчук 51, Авторы изобретения

Заявитель

Институт кибернетики АН Украинской ССР

СУММАТОР

Изобретение относится к области вычислительной техники.

Известен сумматор, содержащий в каждом разряде триггер суммируемой |цифры, триггер поразрядной суммы, триггер суммы, инвертор переносов,и схемы «И» — «ИЛИ».

В предлагаемом сумматоре, с целью сокращения оборудования, входы схемы «И»вЂ”

«ИЛИ» триггера суммы т-го разряда соединены с выходами триггера поразрядной суммы

i-го разряда, с выходами триггера суммируемой цифры (i — 1) -го разряда, с выходами триггера суммы (i — 1) -го разряда.

1-1а чертеже дана схема двух разрядов сумматора.

В каждом L-м разряде она состоит из триггера суммы 1 для приема суммируемой цифры b; и запоминания суммы с,, триггера поразрядной суммы 2 для запоминания поразрядной суммы d;, триггера суммируемой цифры 3 для запоминания суммируемои цифры ат, схемы «11» — «ИЛИ» 4 для управления триггером суммы 1, схемы «И» — «И 1И» 6 для управления триггером поразрядной суммы 2, схемы «11» — «11ЛИ» 6 для управления триггером суммируемой цифры 3, входных цепей 7,8 для подачи суммируемых цифр ат и о;; выходов 9, 10 триггера 1 — выходов суммы в i-м разряде; выходов 11, 12 григгера 2 — выходов поразрядной суммы в i-м разряде; цепей управления 13 — 20. При этом 13 — сигнал возбуждения схемы «И — ИЛИ» 4 при суммировании, 14 — сигнал возбуждения схемы «И—

ИЛ11» 4 прп записи суюсируехтой цифры на трипер c) ÷ìû 1; 16 — сигнал управления обратной связью на нулевом .плече триггера суMмы 1; 16 — сигнал управления обратной связью на единичном плече триггера суммы 1;

17 — сигнал возбуждения схемы «И — ИЛИ» 6 при поразрядном сложении; 18 — сигнал управления обратной связью на нулевом плече триггера поразрядной суммы 2; 19 — сигнал возбуждения схемы «И — ИЛИ» 6 при записи суммируемой цифры на триггер суммируемой цифры 3 и 20 — сигнал управления обратной связью на нулевом плече триггера суммируемой цифры 3.

Работа сумматора описывается уравнением с,= Ц4 тс pd тат )\/й,(di с iQd 1а i)

Сумматор работает следующим образом.

Слагаемое а принимается на триггеры 3 суммируемой цифры и хранится на этих триггерах до запоминания с на триггерах суммы 1, 25 т. е. весь цикл суммирования. Слагаемое b является предыдущей суммой или принимается на триггеры суммы 1 и хранится на них до запоминания поразрядной суммы d на триггерах 2 поразрядной суммы. Во время приема

3о чисел а и b на схемы «И — ИЛИ» б,и 4 подаПрслмст изобретения

/ рал>аг/ 4

>

v7

14

7>т

+i а

>-а — (I f -.

> 2 с -,"

I..>iñT33iiò0.ü И. 8. 1>1олгушева

Tc:ið0 I Т. Т. Ускова 1(оррсктор Н. С. Шевченко

Ре;!иктор Е. Гончар

Заказ 3100/3 11ал. Х> 1307 Тираня 473 Подписное

I j! IIIIIHI 1 !и!итста IIO долам иаоорстсн::!и и о!крв!т!и! нри Сов Tc Министров СССР

Москва, ?1(-33, Рау! ск!!и нао., д. >1>0

Тиг;О! 1>афи», ир. Сги! > нова, >т. 2 ется питание по цепям управления 19 п 14, 3 обратные связи на н .чевых плечах триггсрсв 8 су/ммируе/мой цифры и триггеров суммы 1 выключаются (сигналы 29 и !5 отсутствуют). После приема чисел для образования поразрядной суммы d; a;b /e;b; и запоминания ее на триггерах 2 поразряднои сух!х!ы на схемы «И — ИЛИ» о" подастся питанн". (;0 цепи 17) > а обрат !ые связи на нулевых плечах триггеров поразрядной суммы 2 выключаютС5! (сигнал 18 отсутствует).

После запоминания поразрядной суммы на триггерах 2 поразрядной суммы производится запись «1» на все триггеры суммы выключением обратных связей i!2 един?!чных иле!ах (сиги i;! 16 отсутс!пуст), После этого все готово для обр!!3;1!!!!ния сум.1ы С il заио>минан!1я ее на тртн гср3х. с >!мы 1, на схемы

«И — ИЛИ» 4, подключенные выходамн к единичным входам триггеров cl :>Iìû 1, подастся питание по цспн 18, а обратные связи на нулевых II/1013х триггеров суммы 1 выключаются (снгнал 15 отсутствует).

В каждом Р 231эидс В IIQIIII Р 20>IPÎ "TP3!Icil i!51 суммы стоит два инвсртора. В;1 пр "ill iic îлее 2пт после на:12ла суммирования на трнггерах суммы всегда имеем правильное зна-! енис суммы Jâóê чисел. Для переключения триг1 еров и Ir3!r.Ie на схемы «И — ИЛИ» подастся одноврсмсIIIIO с выключением соответству!ощнх обрат:!ых связей триггеров. ,Г(ля на 1ежl!ОГО запомнн3нllя ипформаII!iи на триггерах сна 1ала включаются обратные связи, а:!отом уже выключается питанн! схем «11 — 1.".ЛИ». Причем время выключения !

О обратных связей триггеров должно быть нс менее 2т. (.умм!!тор, содср;кащпй в ка:кдом разряде

ip 1; гор 0l мм:!руех!о!! ц:.!фры, триггер поразрядной сума!ы, триггер суммы со схемами

11---11 !11!i;l !>ходах этих трнгl еров, отличаю20 1!1и!! ".я тем, то, с целью сокращения оборудоi!2!!1!я входы схемы «11 — ИЛИ» триггера cv>Iм1>i -го разряда соединены с выходами триггера Iioразрядной суммы i-го разряда, с выход i мн триг-сpà суммнруемой ц !фры (! — 1) -го

25,1азряда, с выходами три!гера поразрядной

I I ммы (.— -1)--о разряда и с выходамн тр. !ггер".с;"у,м:»I>i (i — 1) -:-о разряда.