Устройство переноса сумматора

 

377770

ОП ИСАЙ ИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВКДЕТЕЛЬСТВУ

Сова Советских

Сопналнстнческнх

Республик

Зависимое от авт. свидетельства №

Заявлено 02.I I.1970 (№ 1399443/18-24) с присоединением заявки №

Приоритет

Опубликовано 17.IV.1973. Бюллетень № 18

Дата опуолнкования описания 29Х1.1973

М. Кл. G 061 7/385

Кемнтет пе делам наобретеннй н открытий прн Совете Мнннстрое

СССР

УДК 681.325.5 (088.8) )

I

Автор изобретения

Г. А. Лукашис

Заявитель

УСТРОЙСТВО ПЕРЕНОСА СУММАТОРА

Изобретение относится к области вычислительной техники и может быть использовано для построения быстродействующих сумматоров.

Известны устройства переноса сумматора, содержащие в каждом разряде схему неравнозначности и схему «И — ИЛИ вЂ” НЕ», состоящую из двух схем «И», входы первой из которых соединены со входами схемы неравнозначности, входы второй схемы «И» соединены соответственно с выходом схемы неравнозначности и выходом переноса более младшего разряда, выходы схем «И» соединены со входами схемы «ИЛИ вЂ” НЕ», каждый (i+

+m) -й разряд дополнительно содержит элемент «И», входы которого соединены с выходами схем неравнозначности (+1)-го, (т+

+2) -го,... (i+m) -го разрядов и с выходом переноса i-ro разряда.

Схема «И» должна быть составной частью схемы «И — ИЛИ вЂ” НЕ»,,выдающей выходной сигнал (i+m) разряда. Но при этом сигнал

i-го разряда может оказывать влияние на работу (i+m) разряда только при определенной полярности («I»). Поэтому этот сигнал передается, если он соответствует, например, наличию переноса в этом разряде, и не передается, когда он соответствует отсутствию переноса. По этой причине любая известная схема ускорения уменьшает, например, максимально возможное время распространения сигнала переноса, но не уменьшает максимально возможное время распространения сигнала отсутствия переноса, в результате чего для

5 каждого интервала ускорения вводят две схемы или устанавливают цепь переноса перед началом распространения сигналов в состояние, соответствующее, например, отсутствию переноса, после чего возможно появление Но10 вых сигналов, соответствующих только наличию переноса.

Однако использование сигнала начальной установки может вносить некоторую задержку, так как перенос распространяется только при

15 отсутствии этого сигнала.

Схема «И вЂ” ИЛИ вЂ” HE» (+ п) разряда, на входы которой подаются сигналы переноса i-ro и (i+m — 1) разрядов полярностью «1», вырабатывает сигнал переноса на выходе полярно20 стью «О». Поэтому для выработки следующего ускоренного сигнала переноса требуется введение дополнительного инвертора или использование выходного сигнала (+т+1) разряда.

В обоих случаях это эквивалентно тому, что

25 задержка, вносимая каждой схемой ускорения, равна задержке двух последовательно соединенных схем «И вЂ” ИЛИ вЂ” НЕ».

Предлагаемое устройство переноса сумматора отличается от извсстпого тем, что каж30 дый (i+m)-й разряд, получающии сигнал пе377770 реноса, дополнительно содержит схему «И—

НЕ», входы которой соединены с выходами схем неравнозначности (i+1) -го, (i+2) -го, (i+m — 1)-го разрядов, а выход соединен со входом первой схемы «И» (i+m)-го разряда, в результате чего повышается быстродействие устройства.

На чертеже дана схема предлагаемого устройства переноса сумматора.

Предлагаемое устройство состоит из трех разрядов (i+1), (i+2), (i+3). Сигнал переноса i-го разряда передается через интервал ускорения, составленный разрядами (i+1) и (i+2), в (i+3) разряд, получающий его. Количество разрядов в интервале ускорения должно быть четным.

Входы 1 и 2 связаны с единичными выходами триггеров (i+1) разряда регистров слагаемых, а входы 8 и 4 — с нулевыми выходами. Схема, составленная из элементов «И» 5, б и «ИЛИ вЂ” НЕ» 7, реализует функцию неравнозначности (i+1) разряда. Схема «И—

ИЛИ вЂ” НЕ» (i+ 1) разряда, составленная из элементов «И» 8 и 9 и элемента «ИЛИ вЂ” НЕ»

l0, вырабатывает сигнал отсутствия переноса (i+1) разряда, При появлении переноса в (i+1) разряде на выходе элемента 10 возникает сигнал «0» полярности. Один вход элемента «И» 9 связан с входом 11, принимающим сигнал переноса i-ro ра-ряда, другой вход элемента «И» 9 — c выходом схемы неравнозначности (i+ 1) разряда.

Входы 12 — 15 связаны с выходами триггеров регистров слагаемых (+2) разряда. Элементы «И» 16, .17 и элемент «ИЛИ вЂ” НЕ» 18 составляют схему неравнозначности (i+2) разряда. Сигнал переноса (i+2) разряда вырабатывается схемой, состоящей из элементов

«И» 19 и 20 и элемента «ИЛИ вЂ” НЕ» 21.

На входы 22 — 25 подаются сигналы с выходов триггеров регистров слагаемых (+3) разряда. Элементы «И» 2б и 27 и элемент

«ИЛИ вЂ” НЕ» 28 составляют схему неравнозначности (i+3) разряда. Сигнал отсутствия переноса в (i+3) разряде вырабатывается элементом «ИЛИ вЂ” HE» 29, его входы связаны с выходами элементов «И» 80, 81 и 32. Элемент «И» 80, как и элемент «И» 8, выдает

«1», если в зависимости .от складываемых чисел (i+3) разряд является источником переноса. Один из входов элемента «И» 81,связан с выходом элемента «ИЛИ вЂ” НЕ» 21, выдающего сигнал переноса соседнего младшего разряда, а другой вход — с выходом схемы неравнозначности (i+3) разряда. Элемент «И»

32 введен для получения ускоренного сигнала переноса, его входы связаны с входом 11, с выходом схемы неравнозначности разряда, получающего ускоренный сигнал переноса, с выходами схем неравнозначности разрядов, через которые передается сигнал переноса i-го разряда (т. е. интервала ускорения).

Устройство переноса сумматора,,содержащее в каждом разряде схему неравнозначности и схему «И — ИЛИ вЂ” НЕ», состоящую из двух схем «И», входы первой из кото рых со45 единены со входами схемы неравнозначности, входы второй схемы «И» соединены соответственно с выходом схемы неравнозначности и выходом переноса более младшего разряда, выходы схем «И» соединены со входами схе50 мы «ИЛИ вЂ” HE», каждый (+т)-ый разряд дополнительно содержит элемент «И», входы которого соединены с выходами схем неравнозначности (i+1) -ro, (i+2) -го,... (i+m) -го разрядов и с выходом переноса 1-ro разряда, 55 отличающееся тем, что, с целью повышения быстродействия устройства, каждый (i+m)-й разряд дополнительно содержит схему «И—

НЕ», входы которой соединены с выходами схем неравнозначности (i+1) -ro, (i+2) -го, 60 ... (i+m — 1)-го разрядов, а выход соединен со входом первой схемы «И» (i+m)-го разряда, 5

15 г0 г5

З0

Благодаря элемента «И вЂ” НЕ» 83 в (i+3) разряд передается сигнал i-го разряда любой полярности, который влияет на его,работу.

Входы элемента «И вЂ” НЕ» 33 связаны с выходами схем неравнозначности интервала ускорения, т. е. (i+1) и (i+2) разрядов, а выход — с входом элемента «И» 31, поэтому при неравнозначности кодов слагаемых в интервале ускорения на выходе элемента «И вЂ” НЕ» 83 появляется сигнал нулевой полярности, в результате чего элемент «И»81 выдает «0». Если при этом коды слагаемых в (i+3) разряде не равны, то элемент «И» 30 тоже выдает «0», а на выходе «ИЛИ вЂ” НЕ» 29 вырабатывается сигнал полярностью, противоположной полярности сигнала i-го разряда.

Так как через интервал ускорения передается сигнал с любой полярностью, то уменьшается одновременно максимально возможное ,время распространения сигнала переноса и максимально возможное время распространения сигнала отсутствия переноса, при этом наличие двух линий и предварительная начальная установка не нужны. Схема «И—

ИЛИ вЂ” НЕ» линии разряда, принимающего ускоренный сигнал, вырабатывает сигнал, который можно передавать через другой интервал ускорения, не требуя дополнительного элемента «НЕ» для получения сигнала с необходимой полярностью, следовательно время задержки, получаемое одной схемой ускорения, уменьшается е два раза, что, в свою очередь, увеличивает быстродействие всего устройства, так как создаются условия для наилучшего размещения ускоряющих интервалов, количество которых можно увеличить.

Предмет. изобретения

877770

Составитель М. В. Долгушева

Техред Т. Курилко

Корректор Е Миронова

Редактор Т. Морозова

Типография, пр. Сапунова, 2

Заказ 1741/3 Изд. М 1394 Тира>к 647 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5