Цифровой компаратор

 

ОП ИСАНИЕ 3

ИЗОБРЕТЕН ИЯ

Сьюз Советских

СО4июлистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №вЂ”

Заявлено 15.Ч.1971 (№ 1652666/18-24) М, Кл. 6 06f 7/02 с присоединением заявки №вЂ”

Государственный комитет

Совета Министров СССР о делам нэоеретений и открытий

Приоритет

Опубликовано 29 Ч.1973. Бюллетень № 25

Дата опубликования описания 15.V.1974

УДК 621.374.33:621. .325.65(088.8) Автор изоб,ретения

Ю. Д. Полисский

Научно-исследовательский и опытно-конструкторский институт автоматизации черной металлургии

Заявитель

ЦИФРОВОИ КОМПАРАТОР

Устройство относится к автоматике и вычислительной технике.

Известен, цифровой компаратор, содержа щнй два регистра, суммирующие входы кото,рых через две схемы запрета овязаны со входной шиной устройства; блок сравненяя, входы двухвходовых схем «неравнозначность» которого связаны с прямыми выходамя одноименных разрядов регистров, а выходы через схему «ИЛИ» связаны со входом инвертора; два блока переписи, одни .из входов двухвходовых схем «И» KOTopbIx связаны с прямыми выхода,ми одного регистра, причем другие входы схем «И» соединены между собой и через линию задержки связаны со входом

«оброс» другого регистра, входы установки в единичное состояние которого соединены с вы ходами этих, схем «И»; логические схемы; линии задержками; триггеры.

Однако известные компараторы могут быть, использованы только,для определения наибольшего или наименьшего числа из групп последовательных чисел. Пр и объединении компараторов;разных типов увеличивается количество оборудования и устройство усложняется.

Предложенный компаратор отличается тем. что в него .введены третий,и четвертый реа истры, выходы которых связаны со входами блока,сравнен<ия, причем выходы третьсго регистра связаны со входами, блока переписи, выходы которого соединены,со входами установки в единичное .состояняе второго регистра, и через схему «ИЛИ» — с управляющим входом схемы запрета первого .регистра и одним из входов схемы «И», другой. вход которой связан со входной шиной устройства, а выход— с вычитааощи<м входом третьего регистра. Выходы третьего, регистра соединены с,выходами второго блока переписи, входы которото связаны с выходами первого регистра. Выход блатса сравнения .связан со входом установки в единичное состояние триггера,,вход установ15 ки в нулевое состоякие которого соединен с управляющим входол второго блока переписи. Инверсный выход триггера через схему

«И», связанную с шиной «сброс», и схему

«ИЛИ», связанную через, линию. задержки с

2О управляющим входом первого блока переписи, соединен со входом,«сорос» третьего регистра и .с управля1опцр1 входом схемы запрета второго регистра.. Прямой выход триггера через схему «И», связанную с шиной

«сброс», соединен со, входом «сброс» четвертого, регистра; выходы II<.pyqI.o регистра связаны с выходными ринами наибольшего числа, выходы второго, регистра — с шинами наименьшего числа, B. четвертого — с шина

3о, ми максимальной разности

385270

Это позволяет, расширить функцио11альныс возможч1ости устройства.

Блок-схема предложенного цифрового компаратора (для чисел пе более 15) приведена .на чертеже.

Компаратор содержит регистры 1, 2, 8, 4, схемы запрета 5 и б, блок сравнения 7, состоящий из двухвходовых схем «неравнозначность» 81, 8р, 8,, 8,, выходы которых через схему «ИЛИ» 9 связа.ны со входам,ннвертора

10, блоки переписки 11, 12, состоящие из схем

«И» 18,, 18q, 18,, 184 .и 141, 14, 14,;, 144 соответственно, схемы «И» 15, !б, 17, схемы «ИЛИ»

18, 19, триггеры 20, 21 .и линии задержки

22 — 25.

Входная шина устройства связана со вхо ,дом установки в пулевое состояние триггера 21 (который входом устаио вки в единичное состояние связан с шиной «сброс») и через линию задержки 25 — со входом схем запрета

5,и б, выходы которых соединены с суммируюшигми входами регистров 1 и 2 соответственно. Инверсный выход триггера 21 соединен со входом «сброс» регистра 2. Управляющий вход схемы запрета 5 связан с одни.м,из входов с емы «И» 16 и выходом схемы «ИЛИ»

19, в оды которой связаны с выходами регистра 8. Управляющий вход схемы запрета 6 связан с одним из входов схемы «И» 15.и инверс ным выходом триггера 20, прямой выход которого связан с одням из входов схемы «И»

17. Другой вход схемы «И» 17 связан с шиной «сорос» и другим входом схемы «И» 15.

Выход схемы «И» 17 coear11rerr со входом

«сброс» регистра 4 и через лин н1 задержки

28 и 24 и схему «ИЛИ» 18 (другим входом связанную с вы одом схемы «И» 15) — сз входом «сброс» регистра 3, а через линяю задержки 22 — с управляющим входом блока переписи 11 и входом установки в,нулевое состояние триггера 20. Другие входы блока переписи 11 связаны с выходами рег11стра 1, а выходы — со:входаии установки в единичное,состояние разрядов регистра 8. Выходы регистра 8 связаны с одними из входов схемы блока сравнения 7 (другие входы которого аоединены с выходами, регистра 4) и с одними из входов блока перенися 12. Управляющий вход блока 12 связан с выходом линии за держкя 24, а выходы —:со входами установки в единичное состояние разрядов, регистра 4.

Выход блока сравнения 7 соединен со входом установки в единичное состояние триггера 20.

Компаратор работает следующим образом.

В .исходнам состоянии все счетные,регистры очищены, т. е.,их триггеры находятся в состоянии, при,котором отсутствуют сигналы на прямых выходах. Тр,иггер 20 находится в таком же состоянии. В,результате отсутствуют сигналы,на одном яз входов схемы «И» 15, па управляющем выходе схемы запрета 6 и есть сигнал .на одном,из входов схемы «И» 17.

Поскольку соде1ржимое регистра 8 равно нулю, отсутствует сигнал на втором входе схемы «И» lб,и на управляющем входе с емы

25 зо

35 о

65 зацрета 5. Триггер 21 находится в состоянии, нри котором сигнал на его прямогм выходе 07сутствует.

Рассмотрим случай, когда в регистре 1 записано наиботьшее из всех сравненных чисел, в регистре 2 — наименьшее, в регистре 4— максимальная разность, в регистр 8 перезаписано наибольшее число, триггеры 20,и 21 находятся в состояния, соответствующ1гх .исходному.

Рассмотрим работу устройства на примере сравнения первых двух последовательных чисел.

Импульсы очередного сравниваемого чис ла, поданного на вход компаратора, опроки дывают триггер 21 в единичное состояние, и сигнал с его прямого выхода обращает содержимое регистра 2 в нуль.

Через линию задержки 25 и схему запрета

6 импульсы очередного числа посгупают;ra вход регистра 2 и подсчитываются в нем. Одновременно они проходят через схему «И» 16 в регистр 8 и уменьшают его содержимое.

Возможны три случая.

1. Очередное число меньше наименьшего из сравненвых чисел и7и равно ему.

В этом случае после окончаш1я поступления импульсов данного числа в регистре 2 будет записано наименьшее ч,псло, а в регистре

8 — максимальная разность.

Импульс сброса, поданный на шину

«сброс» после окончания поступления импуль сов данного числа, перебрасывает триггер 21 в нулевое состояние, проходит через схему

«И» 17 и обращает содержимое регистра 4 в нуль. Затем после прохождения линии задержки 24 этот же импульс переписывает в регистр 4 содержимое регистра 8, т. е. максимальную разность. В этот момен.г триггер

20 перебрасывается в единичное состояние.

Далее импульс сброса через линию задержки 28 и схему «ИЛИ» 18 ооращает содержимое .регистра 8 в нуль, после чего через линию задержки 22 возвращает триггер 20 я нулевое состояние и переписывает в регистр 8 содержимое, регистра 1. На этом процесс заканчивается, а схема готова к приему следующего числа.

2. Очередное число больше наименьшего нз сравненных чисел, но меньше и 7è,равHо наибольшему числу.

В этол случае,в момент, когда количество импульсов данного числа, подсчитанное в регистре 2, оказалось равным .их количеству в наименьшем числе, содержимое обоих регистров 3 и 4 становится одинаковым. В результате на выходе блока сравнения 7 появляется сигнал, перебрасывающий триггер 20 в единичное состояние. Появляется сигнал на управляюи(ем входе схемы запрета 6, благодаря чему все остальное импульсы данного числа не поступают в регистр 2. Все последующие импульсы поступают на вход регистра 8, состояние других элементов схемы пря этом не

:изменяется.

385270

После окончания поступления импульсов данного числа на шину «сброс» подается импульс, который обращает содержимое регистра 3 в нуль, .и перебрасывает тгиггер 20 в пулевое состояние, а в регистр 3 переписывает содержимое регистра 1.

3. Очередное число больше н аибольшего из сравненных чисел. .В данном случае в момент, когда количество поступивших в схему .импульсов этого числа станет равным их количеству в наибольшем, записанном в регистре 1, содержимое регистра 8 обращается в .нуль. В результате поступление сигналов на вход регистра д прекращается .и начинается .их суммирование с содержимым, регистров 1 и 4. Переключения в схеме, вызываемые импульсом сброса, те же, что,в предыдущем случае.

Рассмотрим теперь начало работы компаратора. Исходные состояния его элементов описаны.

Импульсы первого из сравниваемых чисел. поданного на вход компаратора, опрокидывают триггер 21 в единичное состояние, и сигнал с его единичного выхода подтверждает очищенное состояние регистра 2. Через линию задержки 25,и схему 6 ичпульсы первого числа поступают в регистр 2, через схему 5 — в регистры 1 и 4.

После окончания поступления импульсов первого числа на шину «сброс» подается импульс. Переключение элементов компаратора при этом такое же, как при первом из трех рассмотренных случаев. В результате в регистрах 1,и 2 записано первое число, в регистре 4 — нуль.

При поступлени|и на вход компаратора второго числа могут быть,два случая:

1. Второе число меньше первого или равно ему.

Работа схемы в этом случае аналогична описанной для первого из рассмотренных трех случаев.

2..Второе число больше .первого.

Работа схемы аналогична описанной для третьего из рассмотренных ранее случаев.

Предмет изооретення

Цифровой компаратор, содержащий два ,регистра, суммирующие входы которых через две схемы запрета связаны со вход) ой ш. ной, блок сравнения, входы схем «неравнозначность»,которого связаны с прямыми выхода ми одноименных разрядов регистров, а выходы через схему «ИЛИ» связаны со входом

I0 .инвеутора, два блока переписи, одни из входов схем «И» которых связаны с прямычи выходами одного регистра, причем другие входы схем «И» через линию задержки связаны со входом «сброс» другого регистра, !

5 входы установки B единичное состояние которого соединены с выходами схем «И», логические схемы, линии задержки,и триггеры, отличаюисийся тем, что, с целью расширения функциональных возможностей устройства, в

20 него введены третий и четвертый регистры, выходы которых связаны сО .входами блока сравнения, причем выходы третьего регистра связаны со входами блока переписи, выходы

:которого соединены со входами установки в

25 единичное состояние второго, регистра, и че,рез схему «ИЛИ» — с управляющим входом схемы запрета первого регистра .и одним из входов схемы «И», другой вход которой свя зан со Bxодной шиной устройства, а выход—

30 с вычитающим входом третьего регистра, выходы третьего регистра соединены с выходами второго блока переписи, входы которого связаны с выходами первого регистра, выход блока сравнения связан со входом установки в

35 единичное состояние триггера, вход установки в нулевое состояние которого соединен с управляющим входом второго блока переписи, причем инверсный выход триггера через сxåчу «И», связанную с шиной «сорос», и схе40 му «ИЛИ», связанную через линию задержки с управляющим входом первого блока перепи си, соединен со входом «сброс» третьего ре гистра и с управляющим входом схемы запрета второго регистра, а прямой выход триг45 гера через схему «И», связанную с шиной

«сорос», соединен со Bxодом «сброс» четвертого регистра; выходы первого регистра связаны с выходными шинами наибольшего числа, выходы второго регистра — с шинами на1Iменьшего числа, а четвертого — с шинами максимальной разности, 38527О

Составитель В. Белкин

Техред Т. Курилко

Редактор О. Авдеева

Корректор А. Степанова

Тип. Харьк. фил. пред. <Патент»

Заказ 643 Изд. № 644 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская иаб., д. 4/5