Устройство фазирования псевдослучайных последовательностей

 

О Il И С А Н И Е 392602

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

М К Н 041 7/02

Заявлено 28.ХII,1970 (№ 1612340/26-9) с присоединением заявки №вЂ”

Государственный комитет

Совета Министров СССР но делам изобретений и открытий

Приоритет

Опубликовано 27Х!1.1973. Бюллетень № 32

Дата опубликования описания 18.XII.1973

УДК 621.,374.325.4 (088.8) Авторы изобретения

М. Я. Вертлиб и Ф. Г. Гордон

Заявитель

УСТРОЙСТВО ФАЗИРОВАНИЯ ПСЕВДОСЛУЧАЙНЫХ

ПОСЛЕДОВАТЕЛЬНОСТЕЙ

Изобретение относится к области телеграфной связи, а именно к устройствам фазирования псевдослучайных последовательностей, образованных путем сложения по модулю два ряда рекуррентных последовательностей, сформированных в и регистрах с логическими обратными связями.

Известны устройства фазирования псевдослучайных последовательностей, содержащие узел проверки соответствия принимаемой последовательности закону формирования, узел коррекции ошибок и узел включения, обеспечивающий обнаружение неискаженного участка последовательности и включение узла коррекции ошибок. Однако такие устройства теряют фазу при,наличии в канале ошибок, Цель изобретения — удержание правильной фазы при наличии ошибок.

Это достигается тем, что в предлагаемом устройстве схема коррекции ошибок своими выходами, соответствующими каждому регистру с логическими обратными связями, включена между входом устройства и выходом .каждого из а регистров с логическими обратными связями. Выход каждого из и сумматоров по модулю два подсоединен к соответствующему входу схемы коррекции ошибок, начиная со второго, а к первому входу схемы коррекции ошибок подключен выход схемы включения. К входу последней подсоединен выход и-го сумматора по модулю два.

На чертеже приведена блок-схема предлагаемого устройства.

5 Устройство фазирования псевдослучайных последовательностей содержит и регистров 1 с логическими обратными связями на сумматор 2 по модулю два, схемы 3 коррекции ошибок, состоящие из сумматоров 4 по модулю

10 два и схем 5 «И», и сумматоров б по модулю два и схему 7 включения.

Когда схема 8 коррекции ошибок выключена (с начала работы), т. е. на входе 8 схемы

«И» разрешающий сигнал отсутствует, то сиг15 нал «ошибка», поступающий на вход 9 схемы

«И», не проходит на ее выход. Поэтому на выходе схемы «И» сигнал коррекции ошибок огсутствует. При отсутствии сигналов на выходе схемы «И» сумматор 4 пропускает входную

20 информацию на вход регистра 1 (если входная информация соответствует в данный момент сигналу «1», то 1Я 0=1; если входная информация «О», то ОЯ 0=0, так как на выходе схемы «И» сигнал «О») .

25 Таким образом, входная информация (при включенной схеме коррекции ошибок), без изменений поступает в регистр 1.

В регистре 1, сумматорах 2 и б осуществляется проверка соответствия принимаемой ин30 формации закону формирования рекуррент392692 ной последовательности. Если этот закон выполняется в течение некоторого времени, определяемого схемой 7 включения, т. е. если в течение заданного времени отсутствуют сигналы ошибок (н а выходе сумматора б), то срабатывает схема 7 включения и открывает схему 5 «И» по входу 8. Этот момент считается окончанием начального фазирования и началом работы схемы коррекции ошибок. К этому моменту в регистре имеется память правильной информации, и любой сигнал «ошибка» на выходе сумматора б будет через схему «И» поступать на сумматор 4. При поступлении сигнала «ошибка» на сумматор 4 в последнем осуществляется исправление ошибки. Так, например, пусть вместо сигнала «1» на вход поступил ошибочный символ «0». Сигнал

«ошибка» (сигнал в виде «1»), складываясь с ошибочным символом «О», дает ОЯ 1=1, и на вход регистра поступает исправленный символ «1». Если вместо сигнала «О» поступает ошибочный символ «1», то сигнал «ошибка» (сигнал «1»), складываясь с ошибочным символом «1», дает 1Я 1=0, и на вход регистра поступает исправленный символ «О».

Так как каждый символ принимаемой информации .при наличии ошибки корректируется независимо от других символов, в регистре сохраняется правильная фаза информации даже при наличии ошибок любой кратности и перерывах связи. Осуществление коррекции ошибок на входе рсгистров обусловливает отсутствие размножения ошибок на выходе сумматоров 2 и б. Это позволяет сохранять правильную фазу информации,при ошибках любой кратности, ибо коррекция ошибок осуществляется без последствия (в регистре сохранена правильная информация, и любая

s поступившая ошибка исправляется).

Обработка информации в сумматорах 4 и б осуществляется без потери такта.

Предмет изобретения

10 Устройство фазирования псевдослучайных последовательностей, образованных путем сложения по модулю два ряда рекуррентных последовательностей, сформированных в и регистрах с логическими обратными связями, ls содержащее п.регистров с логическими обратными связями, выходы каждого из которых подсоединены к первому входу соответствующего из и сумматоров по модулю два, и схему коррекции ошибок, отличающееся тем, что, 20 с целью удержания правильной фазы при наличии ошибок, упомянутая схема коррекции ошибок своими выходами, соответствующими каждому упомянутому регистру с логическими обратными связями, включена между входом

25 устройства и выходом каждого из и упомянутых регистров с логическими обратными связями, причем выход каждого из г упомянутых сумматоров по модулю два подсоединен к соответствующему входу удомянутой схсмы

30 коррекции ошибок, начиная со второго, а к первому входу упомянутой схемы коррекции ошибок подключен выход схемы включения, к входу которой подсоединен выход и-го сумматора по модулю два.

392602

Составитель Н. Герасимова

Редактор Е. Караулова Техред Л. Богданова

Корректор А. Степанова

Типография, пр. Сапунова, 2

Заказ 3386/3 Изд. № 1849 Тираж 678 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 5К-35, Раушская наб., д. 4/5