Арифметическое устройство

 

О П И С А Н И Е 394780

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 25.Х11.1970 (№ 1602252/18-24) М. Кл. G 061 7/38 с присоединением заявки №вЂ”

Приоритет

Опубликовано 22.ЧШ.1973. Бюллетень № 34 УДК 681.325.5(088.8)

Дата опубликования описания 20.XI I.1973

Гасударственные камитет

Савета Министран СССР са делам изааретений и аткрытий

Автор изобретения

А. Я. Спасибухов

Заявитель

АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

Предлагаемое изобретение относится к области вычислительной техники и может быть использовано в 3ВМ.

Известно арифметическое устройство, содержащее регистры чисел и логические элементы «И», недостатком которого является сравнительно большое время выполнения некоторых операций.

Предложенное устройство отличается тем, что в него введены третий и четвертый регистры чисел, схема адресной подстановки, состоящая из блока поразрядной выдачи содержимого третьего и четвертого регистров чисел, блока анализа значений разрядов и блока формирования сквозного переноса, причем блок анализа значений разрядов содержит три элемента «И»; импульсный вход первого элемента соединен с шиной импульсов сдвига, а потенциальный вход соединен с единичным выходом триггера младшего разряда четвертого регистра числа, выход первого элемента «И» соединен с импульсными входами второго и третьего элементов

«И», потенциальные входы которых соединены соответственно с нулевым и единичным выходом триггера младшего разряда третьего регистра числа; блок формирования сквозного переноса состоит из групп по числу разрядов с четырьмя элементами «И» в группе, причем импульсные входы первого и второго элементов «И» группы, соответствующей младшему разряду, соединены с выходом второго элемента «И» блока анализа значений разрядов, входы первого и второго элементов «И» других групп соединены с выходом второго элемента «И» группы предыдущего разряда; импульсные входы третьего и четвертого элементов «И» группы, соответствующей младшему разряду, соединены с

1п выходом третьего элемента «И» блока анализа значений разрядов, а импульсные входы третьего и четвертого элементов «И» других групп соединены с выходом четвертого элемента «И» группы предыдущего разряда; по15 тенциальные входы первого и третьего элементов «И» всех групп соединены с единичным выходом соответтвующего триггера второго регистра числа, а потенциальные входы второго и четвертого элементов «И» всех

20 групп соединены с нулевым выходом триггера; выход первого элемента «И» всех групп соединен со входом установки в нулевое состояние соответствующего триггера второго регистра числа и со входом установки в еди25 ничное состояние соответствующего триггера первого регистра числа, выход третьего элемента «И» всех групп соединен со входами установки в нулевое состояние соответствующих триггеров первого и второго регистров

30 чисел.

394780

:=)то позволяет сократить время выполнения некоторых преобразований информации.

На фиг. 1 изображена часть блок-схемы арифметического устройства (ЛУ) со встроенной в него схемой адресной подстановки; на фиг. 2 — блок-схема адресной подстановки; на фиг. 3 — принципиальная схема адресной подстановки.

Лрифмстичсскос устройство (фиг. 1) содер)кит схему 1 ядрсснои подстановки, я также регистры чисел 2 — 5, прсдназпаченныс для хранения значений чисел Л, В, С и D со )T ветствснно.

Схема 1 (фиг. 2) состоит из блока 6 поразрядной выдачи содержимого третьего и четвертого рег)11стров 4 и 5, блока 7 анализы значений разрядов и блока 8 формирования сквозного переноса для сигналов с выхода блока 7 к схемам требуемых разрядов регистров 2 и 3.

На принципиальной схеме (фпг. 3) I)ce регистры построены из статических трип еров, устанавливаемых 13 нулевос состояние по левому входу и в единичное — по правому.

Соответственно лсвыс выходы триггеров являются нулевыми, а правые — единичными.

В схемах используются тяк)кс двухвходовыс импульсно-потенциальные логические элементы «И».

Блок 6 поразрядной выдачи выполнен в виде схемы сдвига на од)ш разряд содержимого регистров чпс ;I 4 и 5. Няпрявлс пс сдвига опредслястся правилом, задающим порядок замены значений разрядов в регистре 2. Для примера взято, что это правило требует выполнения сдвига в сторону младших разрядов (на схеме слева направо).

Импульсы сдвига постл)ают на pcl истры пз устройства управления ЛУ.

Блок анализа 7 llocTp;)ci(из трех элементов «И» 9, 10 и 11. На импульсный вход элемента 9 подаются импульсы сдпп1а, а ш) гcllциальный вход этого элсмс)гг;1 сосд lilcii c единичным выходом триггера млядшсг0 разряда регистра 5. Выход эле3:сита 9 сосдпнсп с импульсными входами двух друпгх элементов «Й» блока анализа. 110TcIIITII3;ibliblli вхо i элемента 10 соединен с пу Ici3b) i i выходом триггера младшего разряда pcl.licipa 4, я потенциальный вход элемента 11 — с сд)шп шым выходом этого триггера. На каждом шаге работы, задаваемом очередным импульсом сдвига, блок анализа реализует следующие логические зависимости: 1 — Cg dl SIi где с;, d; — значения i х разрядов чисел С и D соответственно; s; i-й импульс сдвига.

Блок 8 формирования сквозного перенося состоит из групп 12 (по числу разрядов в регистрах), каждая из которых содержит четыре элемента «И» 18 — 16. В этом блоке выполнены следу)ощие соединения элементов: — в группе, соответствующей младшему разряду, импульсные входы элементов И и

14 соединены с выходом элемента 10 блока анализа, во всех остальных группах эти вхо5 ды соединены с выходом элемента 14 групп предыдущего разряда; — импульсные входы элементов 15 и 16 в группе младшего разряда соединены с выходом элемента 11 блока анализа, а во всех

10 остальных группах они соединены с выходом элемента 16 группы предыдущего разряда; — потенциальные входы элементов 1) и 15 в любой группе, включая группу младшего разряда, соединены с единичным выходом

15 рпггсра соответствующего этой группе разряда регистра ), а потенциальные входы элементов 14 и 16 соединены с нулевым выходом этого триггера; — выход элементов 18 соединен со входом

20 установки в нулевое состояние триггера данного разряда регистра 8 и со входом установки в единичное состояние триггера этого же разряда регистра 2, а выход элемента 15 соединен со входами установки в нулевое со25 стояние обоих этих триггеров.

Элементы любой секции блока формирования сквозного пути реализуют следующие логические зависимости:

30 — » l)> /)/ ji+ — ))(1 — I)iw О!

))1)ц — ))» — 1) 11)/)1 ) 1)@ — .(» — 1) I(15j1 где )1:л. — зца)сп11с Ч)упкции, реализуемое Й-м э 103icilто» «И» (/ =18, 14, 15, 16) !-и группы

35 / = ", 2, ", )1, 1 дс

1хромс того, считается, что 0,1.1 —, И 0,16 = ill ° ., о

11ри выполнении операции адресной под40 с)ановки арифметическое устройство работает следующим ооразом.

Из устропства управления ЛУ на регистры и 0, 11 такхкс I3 0ЛОк анализа 1IоcTу пают имII);ibcbI сдвига. Если на выходе элемента 10

45 нлп !1 блока анализа появляется единичный снп)ял, то ип, поступая в блок формирования сквозного переноса, проходит до ближайшей гру)шы этого блока, соответствующей единичному состоянию триггера регистра ), и дальше пройти не может. В этой группе вырабатывается импульс элементов И (если исходныи единичный сигнал был выработан элементом !0 блока анализа) или элементом 15 (если исходньш единичный сигнал был выра55 ботан элементом 11 блока анализа). В первом случае триггер данного разряда регистра

2 устанавливается в нулевое состояние, и, таким образом, осуществляется перенос нулевого значения некоторого разряда регистра

60 4 в регистр 2, а во втором случае этот триг. гср устанавливается в единичное состояние, т. с. осуществляется перенос единицы из регистра 4 в регистр 2. Так как при пересылке как нуля, так и единицы соответству)ощий

65 трип.ср рсгистра 8 устанавливается в нулс394780 вое состояние (сигналами с выходов тех же самых элементов 18 и 15), то этим обеспечивается сквозной путь для прохождения сигналов, вырабатывающихся на последующих шагах.

Выполнение операции адресной подстановки в АУ может быть построено как по синхронному, так и по асинхронному принципу.

В первом случае окончание операции наступает после ll-го импульса сдвига (с добавкой времени, необходимого для завершения процессов в схеме), а во втором случае признаком окончания операции может служить нулевое состояние регистров 8 и 5.

Предмет изобретения

Арифметическое устройство, содержащее первый и второй регистры чисел и логические элементы, отличающееся тем, что, с целью повышения быстродействия, в него введены третий и четвертый регистры чисел, схема адресной подстановки, состоящая из блока поразрядной выдачи содержимого третьего и четвертого регистров чисел, блока анализа значений разрядов и блока формирования сквозного переноса, причем блок анализа значений разрядов содержит три элемента «И»; импульсный вход первого элемента соединен с шиной импульсов сдвига, а потенциальный вход соединен с единичным выходом триггера младшего разряда четвертого регистра числа, выход первого элемента

«И» соединен с импульсными входами второго и третьего элементов «И», потенциаль5

35 ные входы которых соединены соответственно с нулевым и единичным выходом триггера младшего разряда третьего регистра числа; блок формирования сквозного переноса состоит из групп по числу разрядов с ".åòûðüìÿ элементами «И» в группе, причем импульсные входы первого и второго элементов «И» группы, соответствующей младшему разряду, соединены с выходом второго элемента «И» блока анализа значений разрядов, входы первого и второго элементов «И» других групп соединены с выходом второго элемента

«И» группы предыдущего разряда; импульсные входы третьего и четвертого элементов

«И» группы, соответствующей младшему разряду, соединены с выходом третьего элемента

«И» блока анализа значений разрядов, а импульсные входы третьего и четвертого элементов «И» других групп соединены с выходом четвертого элемента «И» группы предыдущего разряда; потенциальные входы первого и третьего элементов «И» всех групп соединены с сдппп ным выходом соответствующего триггера второго регистра числа, а потснциальныс входы второго и четвертого элементов «И» всех групп соединены с нулевым выходом триггера; выход первого элемента

«И» всех групп соединен со входом установки в нулевое состояние соответствующего триггера второго регистра числа и со входом установки в едпнпчнос состояние соответствующего триггера первого регистра числа, выход трстьсго элемента «И» всех групп соединен со входом установки в нулевое состояние соответствующих триггеров первого и второго регистров чисел.

394780

Фиг 2 ф и

lg

8 с

Составитель И. Горелова

Техред Т. Курилко

Редактор Б, Нанкина

Корректор В. Жолудева

Заказ 337874 Изд. ¹ 1823 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4, 5

Типография, пр. Сапунова, 2