Устройство для разложения чисел в неоднородной системе

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства М

Заявлено 28Х1.1971 (№ 1675965/18-24) М. Ел. G 06f 15/02 с присоединением заявки №

Гасударственный комитет

Совета Министров СССР по делам изобретений и открытий

Приоритет

Опубликовано 28.V111.1973. Бюллетень ¹ 35

Дата опубликования описания 10.1.1974

УДЫ 681.322:074.2(088.8) Автор изобретения

В. А. Алейников

Заявитель

Иркутский машиностроительный завод

УСТРОЙСТВО ДЛЯ РАЗЛОЖЕНИЯ ЧИСЕЛ

В НЕОДНОРОДНОЙ СИСТЕМЕ

Изобретение относится к вычислительной технике и может быть использовано при расчете программ для станков с программным управлением, которые записываются на интерполяторах с двоичными умножителями.

Известное устройство, содержащее блок ввода, соединенный через преобразователь десятичного кода в двоично-десятичный с основным сумматором, блоки вычитания и сравнения, сдвигающис регистры, элементы «И», счетчики и генератор импульсов, имеет большое количество оборудования.

Цель изобретения — упрощение устройства.

Для этого предлагаемое vcTpoHcTBo содержит олок управления и дополнительный сумматор, причем выход генератора импульсо."

coeQHIIcн с первым входом олока управления, второй и третий входы которого соединены с первым н вторым выходом блока ввода, выход основного сумматора соединен с первыми Входами первого и второго элемента «И», выход

11cp1I0ro элемента «И» соединен с первым входом первого сдвигающего регистра, а III Ixo,1 второго элсмепта «И» — с первыми входами второго и третьего сдвигающих регпстро"., первые два младших разряда третьего сдвигающсго регистра соединены с входами первого блока сравнения, выходы которого соединены с четвертым, пятым и шестым входами блока управления, седьмой, восьмой и дсвятый входы которого соединены с выходами второго блока сравнения, первый и второй входы которого соединены с выходами второго блока сравнения, первый и второй входы которого соединены с первыми выходами первого и второго сдвпгающих регистров соответственно, первые выходы регистров соединены с0 вторы|ш входами этих регистров, а второй выход второго регистра соединен с первыми

10 входами дополнительного сумматора, третьего элемента «И» н блока вычитания, второй вход которого сос;цшсп со вторым выходом первого регистра, выход блока вычитания соединен с третьим входом псрвогo регистра, выход треть15 cI о элемента «И» соединен с третьим входом второго регистра, четвертый гход которого сосдипен с выходом дополнительного сумматора, а выходы блока управления соединены соответственно со входамн сдвига первого, вто20 РОГО, трстьcГО рсГ!Iстров 11 Осн01 .НОГО сумм атора, со вторыми входами первого, второго, третьего элементов «И» и дополнительного сумматора, со входамн опроса первого н второго блока сраш1с! ия н блока ввода, со вто25 рым входом xpcxIc10 cZI:IIrающсго регистра н с третьим входом дополнитсльногс сумматора.

На черте>кс представлена олок-c>Ie1Ia предлагаемого устройства.

Устройство состоит из блока ввода 1, прс.30 образоватсля 2, сумматора 8, трех сдвигаю395838

Ших регистров 4, 5 и б, двух блоков сравнения 7 и 8, блока вычитания 9, блока суммирования 10, коммутатора 11, трех элементов «И»

12, 13 и 14 и генератора импульсов 15.

Устройство работает следующим образом.

На блоке ввода 1 набирают число A1I, в дссятичном коде, и при нажатии соответствующей кнопки на клавиатуре блока ввода коммутатор 11 выдает импульсы для опроса клавиатуры. Число, пройдя преобразователь 2, записывается в сумматор 8 в двоичном кодс.

Последний импульс опроса переключает выход коммутатора lil с клавиатуры на сдвиг сумматора 8, первого регистра 4 и на второй вход элемента «И» 12.

Число ЛК через открытый элемент «И» 12 записывается в регистр 4. Затем на клавиатуре набирают число AS в десятичном коде, и при нажатии соответствующей кнопки коммутатор .11 выдает импульсы для опроса клавиатуры. Число AS, пройдя преобразователь 2, записывается в сумматоре 3 вдвоичном коде.

Последний импульс опроса переключает выход коммутатора 11 с клавиатуры на сдвиг сумматора 8, второго 5 и третьего б регистров I на второй вход элемента «И» 13. Число ËS через открытый элемент «И» 13 записывается во втором 5 и третьем 6 рсгистрах.

Затем коммутатор 11 выдает импульс опроса первого блока сравнения 7, который определяет соотношение предыдущего и последующего разрядов числа AS.

При опросе блока сравнения 7 могут быть три случая.

1. Соотношение предыдущего и последующего разрядов числа было н уль-один. В этом случае коммутатор 11 выдает импульсы для сдвига второго регистра 5 и открывает вторыс входы блока суммирования 10. Число AS доводят до четного прибавлением единицы

ЛЯ+1.

2. Соотношение предыдущего и последующего разрядов числа было один — нуль. В этом случае коммутатор 11 выдает импульсы для сдвига второго регистра 5 и открывает третий вход блока суммирования 1О. Число AS доводят до четного вычитанием единицы

AS — 1.

3. Соотношение предыдущего и последующего разрядов числа AS было один — один или нуль — нуль. В этом случае AS четное.

Как только число Л5 будет доведено до четного, коммутатор 11 выдаст импульс, который подается на сдвиг второго регистра 5 и сдвигает числ о AS на один разряд в сторону младшего разряда, что соответствует делению чисЛЯ+ 1 AS — 1 ла AS на два, т. е. или

2 2

А$ или . согласно рассмотренным случаям.

Затем коммутатор 11 выдает импульсы, которые поступают на сдвиг первого 4 и второго

5 регистров.

4

Числа

AS y1 ЛЗ и ЛК илп и ЛК, г г

Ь5 или

2 и ЛК подаются на второй блок сравнения и одновременно эти же числа воспроизводятся в регистрах. После сравнения чисел коммутатор 11 опрашивает блок сравнения 8.

При опросе могут быть три случая. (Для

ЬЯ+ 1 примера оперируют числом ).

1. Число ЛК)

Л5 -+- 1

В этом случае

2 коммутатор 11 выдает импульсы на сдвиг информации первого 4 и второго 5 регистров.

Л5+ 1

Числа ЛК и подаются на блок выг читания 9, где происходит вычитание ЛК—

ЛЬ + 1

= ЛК . Остаток ЛК записывается г в первом регистре 4. По окончании вычитания коммутатор 11 записывает в третий регисто

6 единицу и сдвигает сс па один разряд, После сдвига коммутатор 11 опрашивает блок сравнения 7, в результате опроса возможен один из трех рассмотренных выше случаев.

2. Число ЛК(.. В этом случае

Л5 -+- 1

2 коммутатор 11 сдвигает регистр 6 на один разряд и выдает импульс для опроса блока сравнения 7, в результате опроса возможен один из трех рассмотренных выше случаев.

ЬЗ+ 1

3. Число ЛК= В этом случае г коммутатор 11 записывает в регистр 6 единицу и сдвигает ее на один разряд, затем выдается импульс окончания разложения.

В сдвигающем регистре б каждый раз после

S+1 сравнения чисел ЛК и и других запи2 сывается нуль или единица, т. е. в результате получается ЛК, разложенное в неоднородной системе числа AS.

Таким образом, выведя индикацию сумматора 8 и всех разрядов сдвигающего регистра б, получают разложение числа AS в двоичном коде и разложение числа ЛК в неоднородной системе числа ЛК

Предмет изобретения

Устройство для разложения чисел в неоднородной системе, содержащее блок ввода, соединенный через преобразователь десятичного кода в двоично-десятичный с основным сумматором, блоки вычитания и сравнения, сдвигающие регистры, элементы «И» и генератор импульсов, отличающееся тем, что, с целью упрощения устройства, оно содержит блок управления и дополнительный сумматор, причем выход генератора импульсов соединен с первым входом блока управления, второй и третий входы которого соединены с первым и вторым выходом блока ввода, выход основного сумматора соединен с первыми входами первого и второго элемента «И», выход

395838

Составитель С. Матраев

Редактор T. Иванова Текред T. Курилко Корректоры; Е. Хмелева и А. Васильева

Заказ 3501,9 Изд. М 968 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 первого элемента «И» соединен с первым входом первого сдвигающего регистра, а выход второго элемента «И» соединен с первыми входами второго и третьего сдвигающпх регистров, псрьыс два младших разряда третьего сдвига ющсго регистра соединены с входами первого блока сравнения, выходы которого соединены с четвертым, пятым и шестым входами блока управления, седьмой, восьмой и девятый гхо lbI которого соединены с выходами второго блока сравнения, первый и второй входы которого соединены с первыми выходами первого и второго сдвигающих регистров соответственно, первые выходы регистров соединены со вторыми входами этих регистров, а второй выход второго регистра соединен с первыми входами дополнительного сумматора третьего элемента «И» и блока вычитания, второй вход которого соединен со вторым выходом первого регистра, выход блока вычитания соединен с третьим входом первого

5 .регистра, выход третьего элемента «И» соединен с третьим входом второго регистра, четвертый вход которого соединен с выходом дополнительного сумматора, а выходы блока управления соединены соответственно со вхо10 дами сдвига первого, второго, третьсго регистров и основного сумматора, со вторыми входами первого, второго, третьего вентилей элемента «И» и дополнительного сумматора, со входами опроса первого и второго блока срав15 нения и блока ввода, со вторым входом третьего сдвигающего регистра и с третьнм входом дополнительного сумматора.