Патент ссср 404081

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

404081

Союз Советсккх

Социалистических

Республик

Зависимое от авт. свидетельства ¹â€”

Заявлено 18.1.1971 (№ 1614652/18-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 26.Х.1973. Бюллетень № 43

Дата опубликования описания 21.III.1974

М. Кл. б 06f 7/06

Гасударственный комитет

Совета Министров СССР па делам изааретений и открытий

УДК 621.374.33(088.8) Автор изобретения

В. А. Чистяков

Заявитель

ЛИНЕЙНЫЙ ЛОГИЧЕСКИЙ ИМПУЛЬСНЪ|Й ДИСКРИМИНАТОР

Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации технических средств дискретной автоматики.

Известен логический импульсный дискриминатор, содержащий кольцевые счетчики, связанные выходами со входами схемы фиксации совпадения и схем фиксации относительного расхождения иа +-Й периодов (где

lг=1, 2 ... N), две группы триггеров, причем к одним из входов К-тых триггеров каждой группы подключены выходы логических схем фиксации относительного расхождения иа +1г периодов, а входы установки триггеров в исходное состояние связаны с выходом схемы фиксации совпадения, парафазный усилитель.

Однако такие дискриминаторы ис позволяют определять временной сдвиг между импульсами в двух последовательностях при временных рассогласоваииях в пределах +-lг периодов.

Предложенный дискриминатор отличается тем, что в пего введены два сумматора, к Л входам первого из которых подключены выходы триггеров первой группы, а к N входам второго — выходы триггеров второй группы, причем к другим входам К-тых триггеров каждой из групп подключены выходы схем относительного расхождения на (/г — 1), период, а выходы сумматоров связаны со входами парафазного усилителя.

Это позволяет расширить функциональные возможности дискриминатора.

Блок-схем а предложенного дискриминатора для случая временных рассогласоваиий между импульсами в пределах +N=2 периодов представлена иа чертеже.

10 Ои содержит два пятиразрядных кольцевых счетчика 1 и 2, логическую схему 3 фиксации совпадения, логические схемы 4 и 5 фиксации относительного расхождения соответственно иа +1 и +2 периодов, логические

15 схемы 6 и 7 фиксации относительного расхождения соответственно на — 1 и — 2 периодов, триггеры 8 и 9 фиксации временного рассогласования соответственно иа +1 и +2 периода, триггеры 10 и 11 фиксации временного

20 рассогласования иа +1 и +2, сумматоры 12 и 13 и усилитель 14 с двумя противофазиыми входами.

Логическая схема 3 фиксации совпадения — 2 образована схемами совпадения 15з, 15з .l2

15з и схемой «ИЛИ» 16з.

Логические схемы 4, 5, 6 и 7 фиксации относительного расхождения периодов образова30 ны схемами совпадения и схемами «ИЛИ»

404081

5 1 5 6 соответственно 154 — 154, 15s — 15s, 15s — 15s

15т — 157 и 16.,— 167.

Схемы «И» 15 выдают сигналы при совпадении «1» информации на прямых выходах подключенных разрядов кольцевых счетчиков.

Триггеры 8 и 10 фиксации временного рассогласования соответственно на +1 и — 1 период предназначены для формирования напряжения, среднее значение которого пропорционально временному рассогласованию соответственно в интервалах от 0 до +IT и от 0 до — IT (Т вЂ” период повторения импульсов), и для формировапия и запоминания напряжения постоянного тока, величина которого пропорциональна временному рассогласовапию на соответствующий интервал, при временных рассогласовапиях, превышающих соответствующий интервал.

При подаче на управляющую шину 17 устройства сигнала «сброс» в разрядах, имеющих одинаковые порядковые номера в кольцевых счетчиках, например в 1 разрядах, записывается «1», а в остальных разрядах—

«О». Триггеры 8 — 11 устанавливаются в такие положения, при которых а парафазные входы усилителя 14 с сумматоров 12 и 13 будут выдаваться разные (близкие к нулю) напряжения, и на выходе устройства напряжение будет отсутствовать.

При отсутствии временного рассогласования (t„=0) между передними фронтами т-ых импульсов двух последовательностей пмпу,льсов, поступающих ца входные шины

18 и 19, показания кольцевых счетчиков 1 и 2

-ссвпада.от, сигнал выдается только с логической схемы 3, состояние тригеров 8 — 11 пе изменяется, напряжение ца выходе устройства î i сутсл вуст.

При t, — IT(импульсы, поступающие ца вход шины 19, отстают от импульсов ца Входе шипы 18, когда показание кольцевого счетчика I па единицу меньше показания кольцевого счетчика 2, сигнал выдается с логической схемы 6, затем, после поступления отстающего импульса, когда показания кольцевых счетчиков совпадают, сигнал выдается с логической схемы 3. Передние фронты сигпалов логических схем практически совпадают во времени с передними фронтами импульсов,*поступающих ца входы шин 18 и 19.

Триггер 10, управляемый передними фронтами этих сигналов, выдает через сумматор 13 на вход усилите IH 14 напряжение в виде импульсов с постоянной амплитудой и длительносл ью, практически равной (р. Поэтому напряжение на выходе устройства будет пропорционально временному рассогласованию.

В рассмотренном режиме работы схемы сигналы с выхода логической схемы 6 поступают также на вход триггера 11, который при этом не меняет своего состояния.

При t> — — — 1Т сигнал выдается только с логической схемы 6, триггер 10 выдает напряжение, величина которого пропорциональна

65 зании кольцевых счетчиков, логические схемы фиксации относительного расхождения на

+I, +2 ..., +N и ца — 1, — 2, ..., — N периодов, триггеры фиксации временного рассогласования ца +1, +2 ..., +N-периодов, два временпому рассогласованию на интервал от

О до — IТ. Напряжение на выходе устройства будет пропорционально времеппому рассогласованию.

При (— IT) (tp((— 2Т) сигналы выдаются с логических схем 6 и 7. Триггер 11, управляемый этими сигналами, вырабатывает напряжение, среднее значение которого пропорционально приращению временного рассогла1р сования в интервале от — IT до — 2Т. Триггер 10, на второй вход которого поступают сигналы с выхода логической схемы 6, выдает напряжение постоянного тока, величина которого пропорциональна временному рассогласовацию ца интервал от 0 до — IТ. На вход усилителя 14 с выхода сумматора 13 поступает напряжение, пропорциональное сумме выходных напряжений триггеров 10 и 11.

Напряжение па выходе устройства будет пропорционально временному рассогласованию.

При 1р — — 2Т логическая схема 7 выдает сигнал, триггер 10 запоминает знак рассогласования и выдает постоянное напряжение, величина которого пропорциопальна временному рассогласовацию па интервал от 0 до — IТ, триггер 11, ца второй вход которого поступает сигпал с выхода логической схемы 7, выдает напряжение постоянного тока, величина которого пропорциональна временному рассогласовашпо на интервале от — IT до — 2Т. Напряжение ца выходе устройства будет пропорциопально временному рассогласованию.

При (— 2Т) (tp(— ЗТ) напряжение на выходе устройства не будет пропорционально временному рассогласованию. Если временное рассогласование пе превысит двух периодов и будет уменьшаться до нуля, триггеры 11 и

10, управляемые сигналами логических схем, снова установятся в положение, соответствую4О щсе исходному, и при t„=0 напряжение на выходе устройства будет равно нулю. При этом сохравястс:t линейная зависимость выходного напряжения от временного рассогласования.

4> При возникновении между импульсами временного рассогласования обратпого знака аналогично работает другая цепь, состоящая из логических схем 4, 3, 5, триггеров 8 и 9 и сумматора 12.

Таким образом, устройство имеет симметричную линейную дискриминационную характеристику с рабочей областью в пределах

+2 периодов временного рассогласования.

Линейный логический импульсный дискриминатор, рабочая область симметричной линейной дискриминационной характеристики которого должна составляль +-И периодов временного рассогласования, должен содержать два (2N+ I ) -разрядных кольцевых счетчика, .логическую схему фиксации совпадепия пока404081

Составитель В. Белкин

Техред Е. Борисова

Корректор В. Жолудева

Редактор Е. Кравцова

Подписное

Тираж 647

Изд. № 183

Заказ 610 6

Типография, пр. Сапунова, 2 сумматора с входами и одним выходом каждый и усилитель с двумя парафазными входами.

Предмет изобретения

Линейный логический импульсный дискриминатор, содержащий кольцевые счетчики, связанные выходами со входами схемы фиксации совпадения и схем фиксации относительного расхождения на +k периодов(где

/А=1, 2... N), две группы триггеров, причем к одним из входов К-тых триггеров каждой группы подключены выходы логических схем фиксации относительного расхождения на +k периодов, а входы установки триггеров в исходное состояние связаны с выходом схемы фиксации совпадения, и парафазный усилитель, отличающийся тем, что, с целью рас5 ширения функциональных возможностей в него введены два сумматора, к N входам первого из которых подключены выходы триггеров первой группы, а к N входам второго— выходы триггеров второй группы, причем

10 к другим входам k-ых триггеров каждой из групп подключены выходы схем фиксации относительного расхождения на (k — 1) период, а выходы сумматоров связаны со входами парафазного усилителя.