Цифровой регулятор

 

Ii i) 424 I l2

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСИОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 09.11.72 (21) 1845864/18-24 (5I) М. Ь;л. 6 05b 11/26 с присоединением заявки М

Государственный комитет

Совета Министров СССР ао делам изобретений и открытий (32) Приоритет

Опубликовано 15.04.74. Бюллетень ЛЪ 14

Дата опубликования описания 13.09.74 (53) УДЕ 62-504.3 (088.8) (72) Авторы изобретения

Я. Е. Марченко и В. М. Небратов (71) Заявитель (54) ЦИФРОВОЙ РЕГУЛЯТОР

Предложенный регулятор относится к управляющим устройствам тиристорных электроприводов.

Известные устройства того же назначения содержат реверсивный тиристорный усилитель, подключенный к нему через датчик состояния тиристоров логический блок, связанный с выходом реверсивного счетчика, источник синхронизирующего напряжения и подсоединенные к реверсивному счетчику частотный задатчик, датчик обратной связи и блок коррекции.

Предложенный регулятор отличается тем, что в нем установлены подключенные к каждому входу реверсивного тиристорного усилителя, последовательно соединенные фазосдвигающие и запоминающие блоки, входы считывания которых связаны с источником синхронизирующего напряжения, а входы управления запоминающих блоков соединены с выходами и реверсивного счетчика и логического блока, что позволяет упростить устройство, повысить его быстродействие и точность.

Блок-схема предлагаемого регулятора представлена на чертеже.

Она содержит реверсивный тиристорный усилитель 1 с нагрузкой 2, к которой подключен частотный датчик 3 обратной связи, связанный непосредственно и через корректирующий блок 4 с реверсивным счетчиком 5, на второй вход которого подключен выход частотного задатчика (генератора) 6. К выходу реверсивного счетчика 5 подключены две параллельные цепи, состоящие из последова5 тельно включенных запоминающих 7, 8 и фазосдвигающих 9, 10 блоков, подключенных ко входам реверсивного тиристорного усилителя 1.

Считывающие входы блоков 7 — 10 подключены к выходу источника 11 син. ронизирующего напряжения, а вторые управляющие входы блоков 7, 8 — к выходу логического блока 12, связанного с реверсивным счетчиком 5 и тиристорным усилителем через датчик 13 состояния тиристоров.

Заданное значение частоты устанавливается с помощью частотного задатчика 6 и подается на первый вход реверсивного счетчика 5, который выполняет функцию сравнивающего блока. Выходной сигнал с реверсивного счетчика поступает на блоки 7 и 8 запоминания и считывания. На второй вход реверсивного счетчика 5 поступает сигнал с частотного датчика 3 обратной связи, па третий вход

25 счетчика поступает сигнал с блока 4 коррекции замкнутой системы. Считывание информации с блоков 7, 8 происходит только в тех блоках, с которы. спят запрет раздельного управления и фаза синхронизирующего на30 пряжения которых соответствует фазе анод424112

Составитель Ю. Шувалов

Текрсд Е. Борисова

Редактор Б. Наикина

Корректор Л, Чуркина

Заказ 2376/19 Изд. № 1499 Тираж 760 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, )К-35, Раушская иаб., д. 4/5

Типография, пр. Сапунова, 2 ного напряжения тиристора. Датчик 13 состояния тиристоров формирует сигнал снятия или наложения запрета с обоих блоков 7 и 8.

Логический блок 12 в функции полярности рассогласования накладывает запрет считывания на один из блоков 7 или 8. Фаза включения тиристора определяется количеством импульсов, поступающих с блока 7 или 8.

В регуляторе упрощение устройства, увеличение быстродействия, увеличение точности регулирования достигается благодаря непоственному преобразованию цифрового кода в фазу включения тиристоров регулятора без инерционного звена код-аналог. Блоки 9 и 10 имеют аналоговый вход, с помощью которого могут быть осу1цествлены аналоговые обратные связи.

Предмет изобретения

Цифровой регулятор, содержащий реверсивный тиристорный усилитель, подключенный к нему через датчик состояния тиристоров логический блок, связанный с выходом реверсивного счетчика, источник синхронизирующего напряжения и подсоединенные к реверсивному счетчику частотный задатчик, датчик обратной связи и блок коррекции, отличаТ0 ю шийся тем, что, с цель1о упрощения устройства, повышения его быстродействия, в нем установлены подключенные ко входам реверсивного тиристорного усилителя, последовательно соединенные фазосдвигающие и

15 запоминающие блоки, входы считывания которых связаны с источником синхронизирующего напряжения, а входы управления запоминающих блоков соединены с выходами реверсивного счетчика и логического блока.