Статистический анализатор
7- г р
": - ь - съй
О П И С А-"Н"И -"Е
ИЗОБРЕТЕН ИЯ
4740I5
Союз Советских
Социалистических
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства— (22) Заявлено 03.04.72 (21) 1767649, 18-24 с присоединением заявки №вЂ” (32) Приоритет—
Опубликовано 14.06.75. Бюллетень ¹ 22
Дата опубликования описания 29.12.75 (51) М.Кл. G 06f 15/36
Государственный комитет
Совета Министров СССР па делам изобретений и открытии (53) УДК 681.3:519..2(088,8) (72) Авторы изобретения
Г. И. Литвинов и В. И. Розов (71) Заявитель (54) СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР
Изобретение относится к цифровой вычислительной технике и может быть использовано в любой области, где требуется производить статистическую обработку данных, в частности в электронике при контроле процессов изготовления деталей и узлов радиоаппаратуры и качества продукции.
Наиболее мощным средством обработки цифровых данных являются универсальные цифровые вычислительные машины. С их помощью можно производить и статистическую обработку . Однако на современном уровне развития универсальные ЭВ1 не вполне отвечают требованиям простоты в обращении, доступности в нужный момент и дешевизны.
Поэтому в последние годы получили распространение статистические анализаторы, специализирующиеся на статистической обработке данных.
Известны статистические анализаторы, содержащие первую схему «И», один вход которой соединен со входом анализатора, в второй — с устройством управления, и вторуюсхему «И», один вход которой соединен с запоминающим устройством, а второй — с устройством управления, выходы обеих схем «И» соединены со входом схемы «ИЛИ», выход которой соединен со входом входного регистра, второй вход которого соединен с устройством управления, а выход — с первым входом запоминающего устройства и первым входом компаратора кодов, первый выход запоминающего устройства соединен со вторым входом компаратора кодов и с первым входом третьз сй схемы «И», второй вход которой соединен с устройством управления, а выход соединен со входом блока регистрации; выход компаратора кодов подключен к устройству управления, а второй вход запоминающего устройства
1п соединен с первым выходом счетчика адреса, второй выход которого соединен с первым входом первого устройства сравнения, второй вход которого соединен с выходом счетчика числа поступивших данных, а выход соеди15 нен с устройством управления; вход счетчика числа поступивших данных соединен с выходом усзройства управления, один из входов которого соединен с выходом блока выбора режимов работ, а один из выходов — с запоминающим устройством.
Параметры распределения, рассчитываемые этими приборами, дают представление о поведении исследуемой случайной величины в том случае, если заранее известен закон ес распределения. Однако предугадать этот закон особенно в условиях производства, не всегда возможно. Более того, выяснение типа распределения может составить основную задачу статобработки. Эту задачу решают также с помощью построителей гистограмм. Работа
474015
I l OCT P O I I I С Л 51 и и К, 110 Ч сl С Г С Я В Н ОД С Ч С Г С I I I C, l < I данных, попавших в различныс интервалы зн<я
Уст lllilBлнвиются опеРатоРом Bl!PHÎPII, IIJ) fl >!0)1 о!Иибки Б предвярнтс ii>iiuii оценке Бозможпого размаха варьирования исследуемой случайной величины приводит к иска)кению
IIcTHIIIIoII КЯР1 и11ы РяспРсдел IIH51. Tilки<м 00р; зом, су(цсствующис стятанализяторы предполагают заранее извсстным либо закон распределения исследуемой случайной вели IHf fbi.
1 НОО СС (ИпсlмИЧССКИН ДИсlпс1ЗОН. 1 сll(ИС IIPHOO ры нс могут считаться совсршшшымн, Цель!о настоящего Iiauopci.c! IHя является
ИОГ!учен!!е достоверны.; статистических характеристик исследуемой случайной величины нсзИБ1;CII)IO <> IIIII<7 раепрЕ:. Е ICIIII51 И ряЗМЯХЯ СС
l3ЯРbИР0ВЯ Н ИЯ, Ч 1 О ПОЗБО 1 Я(.1 > ВC;111ЧИ 1Ь 1! и—
Д()l(IIOC71> II <>!>!С1 РОДСйС!ВНС Pi!ООТГ>1 il пс1. I JI. 31! ! Ори.
Ук;IB IIIII »! цепь достигается путсч создиI I I I 5! с и с т с ) ы, it B T 0 .>I it T H
КB Постав Icllllàÿ цель достигается тем, что анализатор дополнительно содср)кнп счетчик контро,тя, второе устройство сравнения и счет;нк-де;»пель, причем первый вход второго устройства сравнения соединен с выходом счстчшса контроля, а второй вход — — с Выходом c I!I5I сopglilfptt со входо>м с !етчнка конгроля н первым входом счетчика-делителя, второй i3 ((>и КО I OPOI 0 СОСДННСН С БЬ1ХОДО)1 О, 101(11 13ЬI боров режимов, и выход через схему «11Г111» соединен сО Бходоч счет IHI(B ядр cil. I jj)IItILtIIIl денствия прибора состоиl Б 110cTp0cIIHi1 ни основе данны.; о случяйш)й БслнЧHIIC В IPHИЦНОН НОГО Р51 1<1 (КОГДсl Кс1ЖДЫ и СЛС дую!цпй Jctcll равен нлн бо IBLLI(нрсдыду!цсГО), Б !(ОтОРОМ:3Я1 с)! Бьl lc,15!10тс,! ч, Iсны, 51Б 7Я101)jИССЯ 1(13 C<>OTIIOIItCII ItiO i,,:= Р (n) -- 1) !- 1, где п) --- число членов ряда; Р -- уpoBclil> вероятности квантиля; L„— номер искомого члена ряда, являющегося квантнлем уровня вероятности P. К
O QHII, и СОРИЯ КВЯНТИЛЕЙ С КРЯТНЫ. И УPOBII51)III BePO5IT!;OCf II> сl так?1(С ЗНЯЧ LIII57 I(j)iIII IIIIX IЛЕIiOB БсIРИЯЦИОННОГО Р51ДЯ (Рсlэ)lс)Х Вс)РЬИРОВсlния слу !айной величины). К наиболсс pacnpocipaiieiiiii сериям такого вида относятся, например, так называемые децили и кварти,1и, то сеть десяти- и двядцатипятипроцснтныс квантили с кратностью уровней вероятносп! соответственно 0,1 и 0,25. 3то обстоятельство учтено в схеме предлагаемого прибора, кото>i>i!i иыдисг 1ьа Ociiui)<»IHJt им же построенного Бариационного ряда желаемую сери!о квантилсй вместе с кряйнимн членами. От оператора JI J)i! BÒ0 iI 1 РСО > (.1 Cil 3 сlДЯТЬ Ш ЯГ l I(P f!TIIOC I I> 5 l(l3 1) Iol(-схема предлагаемого устройс гва нрсдставле IB ii<1 чертеже. Б приеме (;IIIIII Ji и построении их в вариаIlliollilblй ряд учясIBK IoT входной регистр 1 с J0 логическими многовходовычн схемами «И» 2 I!,! и «И.!111» 4; запоминающее устройство 5 со счс!чиком адреса 6, занесение в который производится через схему «ИЛ11» 7, счетчик 8 чнс i, I(o)I IIBpB I op кОдОВ 10, устp011cт!30 управ ic!IH5I 11 и блок 12 выбора режимов рабо bI 1) J)c )киме Онрсде,1СII1151 КБЯ!!тилей помимо перечисленных блоков работают счетчик-дс, нтсль 1, с !с г)нк контроля 11, устройство ср IBIJ(, пня 15 н блок !6 индикации и регистраIIIIII <., 1(>! Il I(l(0JI )III<>D)B. (0QOBOII СХ()IOI1 <<И» ! 7. 0COUCIIfI0CTbIO P II(> поступлении каждого очередного числа. этой целью вновь посту пившее ня входной регисlр 1 число пос,)сдопятсльно сравнивается с по)!Ощыо компаратора кодов 10 с содержимыч заг)олнс шых к этому моменту ячеек за50 но)пшяющсго ус!ро1!Ствя 5, начиняя с первой, B которой записа! о наименьшее пз поступивших до этого чисел, и занимает место того числя, которос оказалось меньше него, В свою очередь, число, вьпесненнос пз зяпоминающе35 ГО >) C1 POIIC 1 В<1, НСРСПИСЫВсIСТС5! IIB ВХОДНОЙ j)erI cip icpcB схемы 3 и 4, cpaBIIIIBaeTC5I с содср)кичым с)сдующей ячейки памяти и, ес:сс f30;!!о, аннмясг (.го мсс10; 13iloBI вытеснснн<к число T О J31 1013!> cj)<113111!Bi!c C51 со слсдм!Ощнчlf, II T3i(НРОДО l>I(ile1 С>1 Д(> ТСХ ПОР, ПОКс1 ll< ОКЯЖСТСЯ нсребря(шым Бссь построеннын ДО этого варняционнын j>tie, Сигнал об окончании перес(росс !Пя Bllpiio !1!!)аетс5! схсчой 9, непрсрыв:!о сряв1)нвя!ощсй номер текущей ячейки (член и р51дя) > co lcp)I(i! ILLHlfc5I В счс1 !HI(c 6, с 00щнм колнчес!Бом принятых чисел, которое фиксируется счетчиком 8. По этому сигналу < О;1СJ))J(H>)IOC 13) O IIOI 0 pCI HC1p
50 и ячейку ila)15I) If, адрес которой обозначен в cHñò пн(с;!дрсся 6, после чего схема управления 11 привод!Ггся г состояние, исходное для iIJ)Itciia очередного числа и нового перестроеII H51 вирнационного ряда. Каждый следующий 55 цикл на !Пняется с появления на одном нз вхоl0 B с х С ) I bl < н р а 13, 1 С н И 51 1 С И Г н с1,1 я 1 О 1 0 В н О С Т и дi»IIII>fx, по которому новое число переписы13<зс I cH чсj)(3 с. с)!ы 2 II -4 BO Входнон рсгнстр 1, в счетчике адреса 6 устанавливается 60 <1ДРСС IIC PBOIt ЯЧСй 1(И ням 5! ТИ, Н В C 25 60 ных операций, производится предварительная очистка запоминающего устройства 5 и счетчика 8 числа поступивших данных. Затем первая ?ке единица, занесенная В счетчик 8 по сигналу готовности данных, приводит и выработке сигнала устройством сравнения 9, в результате чего число из регистра 1 сразу переписывается в первую ячейку запоминающего устройства 5. Операция приема чисел и построения варпационного ряда может быть прекращена в любой момент, когда исследователь посчитает выборку представительной. При этом в запоминающем устройстве 5 сохранится сформированный вариационный ряд, а в счетчике 8— число членов этого ряда zzz. Переход к режиму определения квантилей осуществляется через органы управления, сосредоточенные в блоке 12 выбора режимов работы. Здесь же расположено клавпшнос поле, служащее для задания шага P квантнлей по шкале вероятности. Информация о вели ггше Р (P никогда не превосходит единицу) псредается в систему счетчика-делителя 13 и устанавливает в пем коэффициент пересчета, равный 1/Р. Дальнейшая подготовка к выполнению операций данного ре?кима состоит в очистке по сигналам устройства управления 11 всех счетчиков, за исключением 8, и занесении в счетчики G и 14 единиц. Формирование выходной информации начинается с выдачи в блок 16 индикации и регистрации через мпоговходовую схему «И» 17 значения младшего члена вариациопного ряда, адрес которого записан в счетчике 6, после чего на входы счетчиков 13 и 14 подается серия импульсов. Выработка импульсов контролируется с помощью устроиства 15, непрерывно сравнивающей содержимое счетчика 14 с числом вариационного ряда, записанным в счетчике 8, и прекращается в момент ее срабатывания. Зто происходит на (пг — 1) -м иъгпульсе серии. Поскольку то же число импульсов присутствует на входе счетчика 13, с его выхода через схему 7 в счетчик адреса 6 пройдет Р (пг — 1) импульс, и общее содержимое этого счетчика составит P (пг — 1) + 1. Согласно формуле (1) это число является адресом ячейки памяти, содержащей квантиль уровня P. Выдача в блок 16 содержимого этой ячейки производится по сигналу того же устройства 15. Для определения адреса следующего квантиля, отвечающего уровшо вероятности 2Р, во вновь очищенный счетчик 14 опять заносится единица, и под контролем устройства 15 повторяется подача серии импульсов на счетчики 13 и 14. Очевидно, как и в предыдущем случае, число импульсов серии составит (пг — 1), в результате чего в счетчике адреса 6 зафиксируется число! и 6 2Р (пг — 1) + 1, то есть адрес квантнля, соответствующего уровню вероятности 2Р. Его значение по сигналу схемы 15 выдается в блок 16 индикации и регистрации. В следующих циклах отыскиваются адреса квантилей, отвечающих уровням вероятности 3Р, 4Р и т. д. Выполнение режима определения квантилей заканчивается по сигналу устройства сравнения 9 в момент, когда в счетчике 6 запишется адрес самого старшего члена варилционного ряда. Выдача его значения заверпгает работу статанализатора. Предмет изобретения Статистический анализатор, содержащий первую схему «И», один вход которой соединен со входом анализатора, а второй — с устройством управления, и вторую схему «И», одпн вход которой соединен с запоминающим устройством, а второй, — с устройством управленц>г, выходы обеих схем «И» соедпнс I!hI со входом схемы «ИЛИ», выход которой соедгшен со входом входного регистра, второй вход которого соединен с устройством управления, а выход с первым входо» запоминающего устройства и первым входом компаратора кодов, первый вход запоминающего устройства соединен со вторым входом компаратора кодов и с первым входо» третьей схемы «И», второй вход которой соедпнен с уст,ройством управления, à вьгход соединен со входом блока регистрации, выход компаратора кодов подключен к устройству управления, а второй вход запоминающего устройства соединен с IIcpBb!M выходом счетчика адреса, ьторой выход которого соединен с первым входом первого устройства сравнения, второй вход которого соединен с выходом счетчика числа поступивших данны.:. а выход соединен с устройством управления, вход счетчика числа поступивших данных соединен с выходом устройства управления, один пз входов которого соединен с выходом блока . выбора режимов работы, а один пз выходов — с запоминающим устройством, отличающийся тем, что, с целью повышения быстродействия и увеличения надежности работы анализатора, он дополнительно содержит счетчик контроля, второе устройство сравнения и счетчикделитель, причем первый вход второго устройства сравнения соединен с выходом счетчика контроля, а второй вход †- с выходом счетчика числа поступивших данных, выход устройства сравнения соединен с устройством управления, выход устройства управления соединен со входом счетчика контроля и первым входом счетчика-делителя, второй вход которого соединен с выходом блока выборов режимов, а выход через схему «ИЛИ» соед!ше!! со входом счетчика адреса. 474015 Составитель В. Повх Техред М. Семенов 1(орректор А. Дзесова Редактор Б. Наикина МОТ, Загорский филиал Заказ 5998 Изд, М 1511 Тираж 679 Подписное ЦНИИПИ осударственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж-35, Раушская наб., д. 4/5
