Устройство для одновременного выполнения арифметических операций над множеством чисел

 

О П И C -А--Н И Е

ИЗОБРЕТЕНИЯ пп 479lll

Союз Советских

Сациалистическии, Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 19,07.73 (21) 1946965/18-24 с присоединением заявки №

Государственный иомиет

Приоритет

Совета Министров СССР по делам изобретений Опубликовано 30.07.75. Бюллетень № 28 (51) М. Кл. G 06f 7/52 (53) УДК 681.325.57 (088.8) и открытий

Дата опуоликования описания 02.10.75 (72) Авторы изобретения

Г. М. Луцкий, К. Г. Самофалов и Б. П. Хижинский

Киевский ордена Ленина политехнический институт имени 50-летия

Великой Октябрьской социалистической революции (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОДНОВРЕМЕННОГО ВЫПОЛНЕНИЯ

АРИФМЕТИЧЕСКИХ ОПЕРАЦИЙ НАД МНО)КЕСТВОМ ЧИСЕЛ

Изобретение относится к вычислительной технике и предназначено для выполнения арифметических операций над массивами двоичных чисел по конвейерному принципу.

Известно устройство для выполнения арифметических операций, в частности умножения, над массивами чисел, ра îòàþùåå по конвейерному принципу. Устройство выполнено на однотипных блоках, каждый из которых содержит регистр множимого, регистр множителя, регистр старших и разрядов частичного произведения и комбинационной схемы формирования (и+1) старших разрядов частичного произведения. С помощью такого устройства допускается возможность перемножения l пар чисел, однако перемножение последовательности из 1 чисел (А, Аг ....А — 1 А) осуществляется в несколько последовательных этапов.

Предлагаемое устройство отличается от известного тем, что каждый I.-й блок содер>кит первый и второй триггеры и схему «И», выход первого триггера соединен с управлячощим входом схемы формирования (п+1) старших разрядов частичного результата, выхо младшего разряда которой соединен с входом первого триггера, выходы обоих триггеров соединены с входами схемы «И», а входы этих триггеров соединены с шиной тактовых им пульсов, чыход схемы «И» соединен с входом старшего разряда второго регистра (i+1)-го блока, выход второго триггера i-го блока соединен с входом второго триггера (i+1) -го блока.

Зто позволяет упро TIiTb устройство, повысить быстродействие его при перемножении последовательности чисел.

Кроме того, облегчается обмен устройства с памятью за счет исключения необходимости выборки из памяти более чем одного операнда в каждом такте работы устройства.

На чертеже изображена схема предлагаемого устройства из т=3 блоков.

Устройство содержит регистры 1 — 6, схемы

7 — 9 формирования (и+1) старших разрядов

I5 частичного результата, триггеры 10 — 15, схемы

«И» 16 — 18, шины тактовых импульсов 19, входы 20 — 23. Злементы 1, 2, 7, 10, 11, 16 устройства составляют первый его блок, элементы 3, 4, 8, 12, 13, 17 — второй блок, элементы 5, 6, 21 9, 14, 15, 18 — третий m-й блок. Для случая перемножения чисел, который рассматривается ниже, регистры 1, 3, 5 являются регистрами сомножителей, регистры 2, 4, 6 — регистрами и старших разрядов частичных произведений, 25 триггеры 10, 12, 14 — триггерами хранения младших разрядов частичных произведений, триггеры 11, 13, 15 — триггерами формирования окончательного результата.

Первый сомножитель последовательности

30 двоичных чисел принимается через вход 20 на

479111

65 регистр 1, а в триггер 10 через вход 22 записывается код «1». Выходы регистров 1 и 2 соединены с входами схемы 7, которая является комбинационной. Она предназначена для формирования (и+1) старших разрядов очередного частичного произведения на основе суммирования п старших разрядов предыдущего частичного произведения с сомножителем, если в триггере 10 записана «1», или с нулем, если в триггере 10 записан «О».

Так как в первом блоке в регистре 2 записан код «О», а в триггере 10 код «1», то на выходах схемы 7, определяющих младшие п разрядов, повторяется значение кода регистра 1.

Выход схемы 7, определяющий значение младшего разряда сомножителя, соединен с входом управляющего триггера 10, а выходы схемы 7, определяющие старшие п разрядов, соединены с входами регистра 4 п старших разрядов частичного произведения. Таким образом, в следующем такте на регистр 4 второго блока записывается код сомножителя, сдвинутый на один разряд вправо, а в триггер 10 того же первого блока записывается код младшего разряда того же сомножителя. Кроме того, в следующем такте код,первого сомножителя перепишется в регистр 3 второго блока, а на регистр 1 первого блока запишется код нового сомножителя. Таким образом, во втором также на выходах схемы 7 появится первое частичное произведение, определяемое состоянием триггера 10, т. е. на выходах схемы 7 может появиться либо код множимого, либо «О».

Так как в триггере 12 второго блока запи"ан код «О», то передача множителя на схему

8 запрещена, и, следовательно, на выходах схемы 8 появится код, повторяющий код, записанный в регистр 4, т. е. сдвинутый на один разряд код первого сомножителя.

В третьем такте выполняются следующие преобразования.

На регистр 3 второго блока записывается код второго сомножителя, а код первого сомножителя с регистра 3 переписывается на регистр 5 третьего блока. В триггер 12 записывается вторая младшая, цифра первого сомножителя. На регистр 4 второго блока записываются старшие и разрядов первого частичного произведения, т. е. практически реализуется сдвиг частичного произведения вправо на один разряд, а выдвинутый младший разряд данного частичного произведения записывается в управляющий триггер 10 первого блока.

Так как код данного разряда произведения является окончательным, то он может быть сразу использован для умножения искомого произведения двух первых сомножителей на следующий третий сомножитель последовательности. Поэтому в рассматриваемом такте на регистр 1 первого блока принимается новый, третий сомножитель. На основе содержимого триггера 10 и кода в регистре 1 на выходе схемы 7 появится первое частичное произведение от умножения трех сомножителей, причем младший разряд этого произведения

55 можно использовать на следующем такте для умножения на следующий сомно китель последовательности чисел, и так далее.

На основе кода, записанного в триггере 12, и кодов, записанных в регистрах 3 и 4, на выходах комбинационной схемы 8 появится второе частичное произведение, причем младший разряд данного частичного произведения является окончательным и определяет вторую цифру произведения двух первых сомножителей, код которого запишется в триггер 12 и будет использован на следующем такте для умножения иа третий сомножитель и т. д.

Если необходимо перемножить 1 чисел, то для этой цели необходимо использовать (l+p — 1) уровней (где р — величина, зависящая от точности представления результата).

Если, например, необходимо получить kn-разрядное произведение, то р должно быть равно (/г+1), Точность представления определяется состоянием триггеров 11, 13, 15, которые устанавливаются извне через вход 23. Если, например, в триггеры 11, 13, 15 записан код «1», то состояние триггеров 10, 12, 14 переписываются через схемы «И» 16, 17 и 18 в старшие разряды регистров 4, 6 и т. д.

Как отмечалось ранее, коды этих регистров сдвигаются на каждом такте на один разряд вправо и, таким образом, к моменту окончания умножения оказываются на требуемой позиции.

Таким образом, для получения kn-разрядной точности произведения необходимо иметь k регистров 2, 4, 6, т. е. для формирования результата необходимо использовать k блоков. Это означает, что после приема последнего l-ro сомножителя, в каждом (l+s)-м такте (где s=

=1, 2, ..., k — 1) в триггер 11 следует за писывать «1».

Полное произведение последовательности из

l чисел формируется за 1+ (k — 1) п тактов (где и — разрядность чисел), В (l+k)-м такте можно принимать новую последовательность чисел для перемножения.

Следовательно, основное преимущество конвейерного принципа обработки информации, заключающееся в эффективном использовании аппаратуры многорегистровых устройств, в данном случае сохраняется.

С помощью предлагаемого устройства наряду с умножением последовательности чисел возможно выполнение суммирования лоследовательности чисел, сдвига чисел, а также вычисление полинома типа Р(хь х, ..., х„) =

=а„х"+а х" +...+a x+ap и некоторые другие операции.

Предмет изобретения

Устройство для одновременного выполнения арифметических операций над множеством чисел, выполненное из однотипных блоков, причем каждый i-й блок содержит первый и второй регистры, выходы которых соединены с

479iii

Составитель В. Игнатущенко

Техред М, Семенов

Корректор Е. Хмелева

Редактор E. Караулова

Заказ 23497 12 Изд. № 1650 Тираж 679 Подписное

ЦНИИПИ Государственного .комитета Совета Министров СССР по делам изобретений и открытий

Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 входами схемы формирования (а+1) старших разрядов частичного результата, шину тактовых импульсов, соединенную с входами обоих регистров, выход первого регистра i-го блока соединен с входами первого регистра (i+1)-го блока, выходы и старших разрядов схемы формирования (и+1) старших разрядов частичного результата i-го блока соединены с входами второго регистра (i+1)-го блока, отличающееся тем, что, с целью ловышения быстродействия и упрощения устройства, каждый -й блок содержит первый и второй триггеры и схему «И», выход, первого триггера соединен с управляющим входом схемы формирования (n+1) старших разрядов частичного результата, выход младшего разряда

5 которой соединен с входом первого триггера, выходы обоих триггеров соединены с входами схемы «И», а входы, этих триггеров соединены с шиной тактовых импульсов, выход схемы

«И» соединен с входом старшего разряда втоIO рого регистра (i+1) -го блока, выход второго триггера i-.ãî блока соединен с входом второго триггера (i+1) -го блока.