Устройство для выборки и последовательного опроса блоков памяти

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ 1 ц 48274 7

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт, свид-ву (22) Заявлено 28.08.73 (21) 1957223/18-24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 30.08.75. Бюллетень № 32

Дата опубликования описания 30.11.75 (51) М. Кл. 6 061 13/00

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.327(088.8) (72) Авторы изобретения

Ю.-А.-С. Ю. Кишунас, Я. А. Алишанкене, А. П. Стульгис и П.-В. И. Умбрасас

Специальное конструкторское бюро вычислительных машин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫБОРКИ И ПОСЛЕДОВАТЕЛЬНОГО

ОПРОСА БЛОКОВ ПАМЯТИ

Изобретение относится к области вычислительной техники и может быть использовано в аппаратуре управления работой внешних запоминающих устройств.

Известны устройства для выборки и последовательного опроса блоков памяти, содержащие регистры выборки и сканирования и блок разрешения опроса, первые входы которых подключены к каналу нулевого сигнала, и каналы тактовых импульсов и сигналов готовности, причем второй вход и выход регистра выборки подсоединены соответственно к каналу сигнала выборки и второму входу регистра сканирования.

Отличием описываемого устройства является то, что оно содержит элементы «И», первые входы которых подключены к каналу тактовых импульсов, вторые входы — к регистру сканирования, выход — к третьему входу регистра выборки, а третьи входы элементов

«И» — к блоку разрешения опроса, второй и третий входы которого соединены соответственно с регистром выборки и каналом сигналов готовности.

Это позволяет упростить устройство.

На чертеже приведена блок-схема устройства.

Устройство содержит регистр 1 выборки, регистр 2 сканирования, блок 3 разрешения onроса и элементы «И» 4 (их число соответствует числу блоков памяти — на чертеже не показаны).

Первые входы регистра 1 выборки, регистра 2 сканирования и блока 3 разрешения опроса подключены к каналу 5 нулевого сигнала, служащего для га шения соответствующих схем, второй вход регистра выборки — к каналу 6 сигнала выборки, а выход — к вторым входам регистра сканирования и блока разрешения опроса и входу блока памяти (внешнему ЗУ). Третий вход блока разрешения опроса соединен с блоком памяти через канал 7 готовности («Внимание»).

Первые входы элементов «И» подключены к каналу 8 тактовых импульсов, а вторые и третьи входы — соответственно к регистру 2 сканирования и блоку 3 разрешения опроса.

Выход элементов «И» связан с третьим входом регистра 1 выборки.

Устройство работает следующим образом.

При выполнении команд типа «Управление» (по этой команде блок памяти подготавливается к обмену информацией с процессором) на регистр 1 поступают сигналы выборки, определяющие блок памяти, который должен выбираться для выполнения команд. С регистра 1 выдается сигнал выборки на соответствующий блок памяти и на соответствующий разряд регистра 2 сканирования. При этом содержимое регистра выборки переписы482747

Типография, пр. Сапунова, 2 вается в регистр сканирования, а к выбранному блоку памяти передается команда управления, после чего регистр выборки гасится.

Команда «Управление» таким же образом может быть передана последовательно и к другим блокам памяти. По окончании выполнения команды блок памяти выдает сигнал готовности — «Внимание», после передачи слова состояния (СС) в процессор. Сигналы готовности («Внимание») воспринимаются блоком 3 разрешения опроса, на который подаются и сигналы с регистра выборки, чтобы опрос блоков памяти разрешался только в случае отсутствия требования выборки последних. Тактовые импульсы управляют последовательной работой элементов «И» 4. При удовлетворении условий совпадения соответствующий элемент «И» 4 подает сигнал на определенный разряд регистра выборки, тем самым выбирается соответствующий блок памяти .для опроса его состояния, в результате он выдает СС.

После окончания опроса блока памяти соответствующие разряды регистра выборки и регистра сканирования устанавливаются в исходное состояние и устройство готово к принятию следующего требования выборки блока памяти.

Предмет изобретения

Устройство для выборки и последовательного опроса блоков памяти, содержащее реги1р стры выборки и сканирования и блок разрешения опроса, первые входы которых подключены к каналу нулевого сигнала, и каналы тактовых импульсов и сигналов готовности, причем второй вход и выход регистра выборки

15 подключены соответственно к каналу сигнала выборки и второму входу регистра сканирования, отличающееся тем, что, с целью упрощения устройства, оно содержит элементы «И», первые входы которых подключены

2р к каналу тактовых импульсов, вторые входы — к регистру сканирования, выход — к третьему входу регистра выборки, а третьи входы элементов «И» — к блоку разрешения опроса, второй и третий входы которого соединены соответственно с регистром выборки и каналом сигналов готовности.

Составитель Ю. Кишунас

Редактор И. Грузова

Корректоры: Л. Денискина и Е. Хмелева

Заказ 2583/1 Изд. № 1725 Тираж 679 Подписное

ЦНИИПИ Государственного комитета

Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5