Устройство для формирования гиперболических функций

 

(и) 484522

ОПИСАНИЕ

ИЗОБРЕТЕН И Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 03.07.73 (2!) 1941192/18-24 с присоединением заявки М (23) Приоритет

Опубликовано 15.09.75. Бюллетень М 34

Дата опубликования описания 04.01.76 (51) М. Кл. G 061 15/20

Государственный комитет

Совета Министров СССР (53) УДК 681.3 (088.8) по делам изобретений и открытий (72) Авторы изобретения

А. Л. Рейхенберг и P. Я. Шевченко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ГИПЕРБОЛИЧЕСКИХ

ФУНКЦИЙ

Изобретение относится и области автоматики и вычислительной техники и может быть использовано;при реализации технических средств дискретной автоматики и цифровых вычислительных машин.

Известны устройства для формирования гиперболических функций, содержащие четыре накопительных регистра, четыре одноразрядных комбинационных сумматора-iBbIчитателя, блок односторонней памяти, д ва сдвигающ их регистра, блок определения знака псевдочастного, блок управления и блок счета итераций, подключенный к блоку управления, выходы которого соединены со входами управления накопительных регистров, сдвигающих регистров и блока односторонней памяти.

Недостатком известного устройства является невозможность получения гиперболических ареасинуса и косинуса.

Цель изобретения заключается в расширении класса решаемых задач в части обеспечения возможности формирования указанных функций.

Это достигается тем, что в устройстве выходы накопительных регистров связаны с одним из входов одноразрядных комбинационных сумматоров-вычитателей, другие входы которых связаны с выходом блока определения знака псевдочастного, подключспного к выходу первого накопительного регистра, а,выходы — со входами соответствующих накопительных регистров, выходы второго и третьего накопительных регистров связаны

5 со входами первого и второго сдвигающих регистров, выходы которых подключены к третьим входам третьего и второго одно разрядных комбинацHOHHbIx сумматоров-вычитателей соответственно, выход блока односто-!

О ронней памяти связан со входом четвертого одноразрядного комбинационного сумматоравычитателя, а,выход второго сдвигаю щего регистра соединен с третьим входом первого одноразрядного комбинационного сумматора15 вычитателя.

Блок-схема устройства представлена на чертеже.

Устройство состоит из накопительных регистров 1, 2, 3, 4, одноразрядных комбинаци20 онных сумматоров-вычитателей 5, 6, 7, 8, блока 9 односторонней памяти, сдвигающих регистров !0 и 11, блока 12 определения знака псевдочастного, в качестве которого может быть использован, например, триггер с

25 вентилем; блока управления 13 и блока 14 счета итерации.

Параллельно-последовательная структура устройства состоит из четырех рециркуляционных ячеек, в каждую из которых входит

30 одноразрядный комбинационный сумматор484522

О 5

20 вычитатель и накопительный регистр, выход которого соединен со входом одноразрядного комбинационного сумматора-вычитателя, а выход последнего — со входом накопительного регистра.

Блок управления 13 состоит, например, из генератора тактовых сдвигающих импульсов, распределителя и формирователей. Блок 14 счета и повторения итерации состоит, например, из счетчика, дешифратора и логических схем «И» и «ИЛИ». В блоке 9 односторонней памяти хранятся значения угловых приращений а,= агй2- + с поразрядной выборкой по каждому тактовому импульсу.

Устройство работает следующим образом.

Первоначально H= êîïèòåëüíûå регистры 1 и

3 находятся в нулевом состоянии. В накопительный регистр 2 вводят значение, равное х — — 1,20б314. В накопительный регистр 4 вводят значение аргумента g=sht, где значение гиперболического угла.

В каждой итерации с выходов блока упра|вления 13 начинают поступать серии тактовых импульсов. Последние продвигают содержащуюся в регистрах информацию на входы одноразрядных комбинационных сумматоров-вычитателей, которые ее суммируютвычитают, а полученный результат последо,вательно младшими разрядами вперед записывают в старшие разряды, которые освобождаются при сдвиге информации от предыдущего содержимого накопительных регистров 1, 2, 3 и 4.

С помощью сдвигающих регистров 10 и 11 одноразрядных комбинационных сумматороввычитателей 6 и 7 выполняется перекрестное сложение (или вычитание) сдвинутых и переадресованных составляющих х; и у;.

В конце каждой итерации схема 12 определения знака псев <о .астного устанавливается в состояние, соответствующее знаку содержимого накопительного регистра 4, Таким образом определяется значение очередной цифры псевдочасгного q (оператора поворота гиперболического вектора), которое определяет режим работы сумматоров-вычитателей на следующей итерации.

Для выполнения условий сходи мости итеП рационного процесса и,(а, в устройi —.. jyI ство дополнительно введен блок 14 счета итерации, который управляет повторением по два раза итерации с номерами 5, 17,...k, (3/г+2),... В повторяемых итерациях число

З5

55 сдвигов и величина углоього приращения не изменяются. Зна .ение цифр псевдочастного q; (оператора поворота) может быть различным. Блок 14 счета итерации считает номера итераций и при итерации, следующей за итерацией, которая должна быть повторена, не выдает в блок управления 13 сигнала перехода к следующему числу сдвигов. Выдача этого сигнала производится после повторения итерации.

В конце итерационного процесса, после выполнения р=п,+4 итераций, где n — число разрядов аргумента, в накопительном регистре 1 находится искомый гиперболический угол — значение ареасинуса, в накопительном регистре 2 находится искомая функция— гиперболический косинус х=cht. В накопительных регистрах 3 и 4 соответственно находятся приближение,к заданному аргументу

y=sht и нулевое значение.

Предмет изобретения

Устройство для формирования гиперболических функций, содержащее четыре накопительных регистра, четыре одноразрядных комбинационных сумматора-вычитателя, блок односторонней памяти, два сдвигающих регистра, блок определения знака псевдочастного, блок управления и блок счета итераций, подключенный к блоку управления, выходы которого соединены со входами управления накопительных регистров, сдвигающих регистров и блока односторонней памяти, отличающееся тем, что, с целью расширения .класса решаемых задач, в нем выходы накопительных регистров связаны с одними из входов одноразрядных комбинационных сумматоров-вычитателей, другие;входы которых связаны с выходом блока определения знака псевдочастного, подключенного к выходу первого накопительного регистра, а выходы — ice входами соответствующих накопительных регистров, выходы второго и третьего накопительных регистров связаны со входами первого и второго сдвигающих регистров, выходы которых подключены к третьим входам третьего и второго одноразрядных комбинационных сумматоров-вычитателей соогветственно, выход блока односторонней памяти связан со входом четвертого одноразрядного комбинационного сумматора-.вычитателя, а выход второго сдвигающего регистра соединен с третьим входом первого одноразрядного комбинационного сумматора-вычитателя.

484522

Составитель В. Белкин

Техред 3. Тараненко

Редактор Б. Нанкина

Корректор 3. Тарасова

Типография, пр. Сапунова, 2

Заказ 3159/7 Изд. Ха 1782 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 5К-35, Раушская наб., д. 4/5