Микропрограммный процессор

 

ОП ИСАН И Е

ИЗОБРЕТЕН ИЯ пп 48 739 О

Ссяз Сас=тскнх

Социалнстичсских

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 08.06.73 (21) 1931335/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 05.10.75. Бюллетень № 37 (51) М, Кл. G 06f 15/00

Государственный комитет

Совета Министров ССС! (53) УД1х 68!.326(088,8) по делам изобретений и открытий

Дата опубликования описания 20.01.76 (72) Авторы изобретения P. М, Асцатуров, О. С. Ковалев, А. П. Кондратьев и Н. А. Мальцев (71) Заявитель (54) МИКРОПРОГРАММНЫИ ПРОЦЕССОР

Изобретение относится к области вычислительной техники и предназначено для использования в ЦВМ.

Известны микропрограммные процессоры, содержащие микропрограммное устройство управления, арифметический блок, блок регистров, оперативную память с расщепленным циклом обращения, регистр данных, дешифраторы сигнала стирания, микроопераций записи и чтения и микроопераций управления арифметическим блоком и блоком регистров и блоки запуска микроопераций записи и чтения.

Недостатком известных процессоров является то, что интервал времени между началом микрооперации чтения и началом микрооперации записи должен быть немного меньше или равен времени считывания — времени от момента выдачи микрооперации чтения до момента появления информации на выходе оперативной памяти.

Целью изобретения является упрощение работы процессора.

Эта цель достигается путем введения блока формирования сигнала управления регистром данных, вход которого соединен с выходом дешифратора микроопераций чтения, а выход — с третьим входом регистра данных.

Функциональная схема процессора изобракена на чертеже.

Микропрограммный процессор содержит микропрограммное устройство управления 1; арифметический блок 2, соединенный с блоком регистров 3; оперативную память 4, под5 ключенную к выходу блока регистров 3; регистр данных 5, соединенный с арифметическим блоком 2 и оперативной памятью 4; блок запуска микроопераций записи 6 и блок запуска микроопераций чтения 7, подклюlo ченные к оперативной памяти 4. Эти блоки управляются дешифраторами, входы которых подключены к устройству 1. Выходы дешифратора микроопераций управления арифметическим блоком 8 подключены к арифметиче-!

5 скому блоку 2, выходы дешифратора микроопераций управления блоком регистров 9— к блоку регистров 3. Выходы дешифратора микроопераций чтения 10 подключены к блоку 7 и блоку формирования сигнала управле2) ния регистром данных 11, выход которого подключен к регистру данных 5. Выход дешифратора сигнала стирания 12 подключен к блоку 7, а выход дешифратора мпкрооперацпй записи 13 — к входу блока 6.

2 Во время работы процессора производятся обращения к оперативной памяти 4. При чтении информации дешифратор 10 выдает микрооперацию чтения, которая поступает на блок 7 и на вход блока 11. К тому времени, 31 когда на выходе оперативной памяти 4 по487390

Предмет изобретения

Составитель T. Арешев

Техред T. Миронова

Корректор 3. Тарасова

Редактор Л. Утехина

Заказ 3269/4 Изд. М 37 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4, 5

Типография, пр. Сапунова, 2 явится считываемая информация, на выходе блока 11 появляется сигнал, разрешающий занесение информации в регистр данных 5. После этого считанная информация может быть передана в блок регистров 3 или арифметический блок 2 для обработки.

В момент времени, определяемый алгоритмом работы, дешифратор 13 выдает микрооперацию записи, поступающую в блок 6. Эта микрооперация позволяет занести в оперативную память 4 обработанную информацию или восстановить содержимое ячейки, которое было разрушено во время микрооперации чтения.

В случае когда необходимо стереть информацию в оперативной памяти 4, дешифратор

12 выдает сигнал стирания, который поступает только в блок 7.

Считанная информация не принимается в регистр данных Ь и поэтому теряется, так как содержимое выбранной ячейки разрушается.

Операция записи позволяет записать новую (в частности нулевую), заранее подготовленную в регистре данных 5, информацию на место старой.

Микропрограммный процессор, содержащий микропрограммное устройство управления, арифметический блок, блок регистров, оперативную память, регистр данных, дешифраторы сигнала стирания, микроопераций записи и чтения и микроопераций управления арифметическим блоком и блоком регистров, блоки запуска микроопераций записи и чтения, причем выходы микропрограммного устройства управления соединены со входами соответственно дешифраторов сигнала стирания, микроопераций записи и чтения и микроопераций управления арифметическим блоком и блоком

1р регистров, выходы которых соединены соответственно с первым входом блока запуска микрооперации чтения, со входом блока запуска микрооперации записи, со вторым входом блока запуска микрооперации чтения, с первыми входами арифметического блока и блока регистров, второй вход которого соединен с выходом арифметического блока и с первым входом регистра данных, выход которого соединен со вторым входом арифметиче20 ского блока, третий вход которого соединен с выходом блока регистров и с первым входом оперативной памяти, второй вход которой соединен с выходом блока запуска микроопераций записи, третий — с выходом блока запу25 ска микроопераций чтения, а выход — со вторым входом регистра данных, о т л и ч а ющи и ся тем, что, с целью упрощения работы процессора, он содержит блок формирования сигнала управления регистром данных, вход

30 которого соединен с выходом дешифратора микроопераций чтения, а выход — с третьим входом регистра данных,