Сумматор вычитатель

 

ОП ИСАН ИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

>Республик (») 489105 (61) Дополнительное к авт. свид-ву(22) Заявлено 01.02.74 (21) 1991910/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 25.10.75Бюллетень № 39 (45) Дата опубликования описания 07,01.76 (51) M. Кл С. 0ОР7ГЗн,>

Гасударственный комитет

Совета Министров СССР ва делам изобретений и открытий (53) УДК 681.325.5 (088.8) В. А. Вышинский, B. В. Коломейко и В. Л. Петушак (72) Авторы изобретения (7 l) Заявитель

Ордена Ленина институт кибернетики АН Украинско1 CCP (54) СУММАТОР-ВЪ|ЧИТАТЕЛЬ

Изобретение относится к цифровой вычислительной технике и может быть использовано в вычислительных машинах и устройствах, работаюших в системе очиспения остаточны.х классов.

Известен сумматор-вычитатель, оперирующий с числами, представленными минимальными по абсолютной величине остатками, содержащий блок элементов

М-ини и двоичный сумматор, вход которого соединен с входом устройства.

Однако большо количество каскадов переработки информации и, как следствие этого, относительно низкое быстродействие, а также различное время выполнения операций сложения и вычитания загрудняет синхрони-.>ацию устройства.

||ель изобретения — увеличение быстродействия и выполнения операций сложе»»я и вычитания за одинаковое время и

i овместное получение суммы и разности двух операндов по модулю Р.

Достигается это благодаря тому, что устройство содержит сумматор знаков операндов, двоичный вычислитель, блок

>рормирования абсолютной величины перво> о результата, блок определения знака первого результата, блок формирования абсолюгной величины второго результата, блок опреде >ния знака второго результата, причем выходы двоичного сумматора соединены с вход»ми блока формирования абсолютной величины первого результата и блока определения знака первого результата, другой вход которого соединен с входом устройства, выходы двоичного вычитателя соединены с входами блока формирования абсонк>тной величины второго результата и блока опр.— деления знака второго результата, другой

15 вход которого соединеН с входом устрой> ч-. ва, выходы сумматора знаков операндов, блока формирования абсолютной величин>л первого результата, блока определении знака первого результата, блока формир<— х|| вания абсолютной величины второго резун>.тата и блока определения знака второго результата соединена с входами блока э>ц>-ментов И, выходы котррого соединены с шл ходами устройства.

И Сумматор-вычитатень использует сим489105 метричность матриц операций модульного сложения и вычитания, что позволяет аппаратурно реализовать только часть однои из этих матриц (например, половину матрицы модульного сложения) и пар()глельно, анализируя знаки операндов, получать все остальные значения матриц операций модульного сложения и вычитания.

Ня чертеже приведена блок-схема сум ВТора-вычитателя (модульного). }О

Сумматор-вычитатель состоит из сумма+ тора 1 знаков операндов, двоичного сумматора 2, двоичного вычитатепя 3, блока

4 формирования абсолютной величины перво

ro результата, блока 6 определения знака, .}5 второго результата и блока 8 элементов

И-ИЛИ

Кодовая шина 9 соединена с входами с„мматора 1 и блоков 5 и 7. Кодовая шина 10 соединена с сумматором 1 Кодовые

20 шины 11 и 12 соединены с входами сумматора 2 и вычитателя 3. Выходы 13 сумматора 1 соединены о входами блока 8. B

Выходы 14 сумматора 2 соединены с вх()дами блоков 4 и 6. Выходы 16 вычитяте25 пя 3 соединены с входами блока 5. Выхдды 15 вычитатепя 3 соединены с входами блоков 5 и 7. Выходы 17 блока 4 соединены с входами блока 8. Выходы 18 блока

5 соединены с входами блока 8. Выходы

19 блока 7 соединены с входами блока 8, соединенного с выходами блока 20. Блок

8 имеет выходы 21 и 22.

Двоичный cYMMQToLI 2 и двоичный вычитатель 3 являю (.я (Й -l ) -разрядными (lt ((-C 35 (2 ) k T 2 }. Блок 8 элементов И-или состоит из 2 (элементов типа 2И-2ИИЛИ.

Сумматор-вычитатепь работает спедуюшим образом. kla сумматор 1 знаков операндов соответственно по кодовым шинам 9 и 10 иостуи«н.т знаки операндов

А и В, которые складывается по модулю

"2". С выходя 13 сумматора 1 эта сумма поступает на вход блока 8 элементов

И-ИЛИ.

Абсолютные величины операндов А и

В соответственно ио кодовым шинам 11 и 1 2 поступают на двоичный < .yt

С выхода 14 сул(матор 2 (g - l )-разрядная сумма и сигнан иере(и)са» Ц-ый разряд поступает на блок 4. Абсо<шонняя величина перво(о }(езу((ьтата на выходе

6JloKa 4 совпадает с суммой НЯ выходе двоичного сумматора 2, если JTB сул(мя не более чем величина — и равна доP

2 " иоинению суммы до l, если оня больше

»епичины — .

P ,а

Блок 6 определяет знак первого ре;)у(и- бО

Т(1т«, KOTO}3()IE(с<)Е(иЯдяет со:3(((IKOIVI Оие}и1Н да А, если сумма на вы,ходах 14 двоичного сумматора 2 не больше, чем величина вЂ, и противоположен знаку опе анда А

P еслй эта сумма больше величины — .

Двоичный вычислитель 3 вычитает от абсолютной величины операнда А абсолютную величину операнда В. С выходом 16 вычитателя 3 (} -1 )-разрядная разность поступает на блок 5. С выходов 15 вычитателя 3 сигнал заема из ((-го разряда поступает на входы блоков 5 и 7.

Абсолютная величина второго результата на выходе блока 5 совпадает с разнос-< тью на вы.ходах 16 вычитатепя 3, если нет заема из п-го разряда, и равна дополнению разности на выходе 16 вычитателя 3, если есть заем.

Блок 7 определяет знак второго результата, который совпадает со знаком операнда А, если нет заема из g-го разряда вычитатепя 3, и противопола((ен знаку операнда А, если есть заем.

Абсолютные величины первого и второго результатов, знаки первого и второго результатов соответственно с выходов

17-20 блоков 4-7 поступают на входы блока 8. В зависимости от результата, поступаюшего с выхода 13 сумматора 1 знаков операндов блок 8 элементов и-ИЛИ коммутирует свои входы 1.7-20 в соответствии со снедуюшим правилом: — если сумма по модулю двух знаков операндов равна нулю, то абсолютная величина модульной суммы и знак ее посту<4 пают на выходы 21 блока 8 соотвотственн< с выходов 17 и 19 блоков 4 и 6, я абсо-. лютная величина модульной разности и ее знак поступают на выходы 22 блока 8 элементов И-ИЛИ соответственно с выходов

18 и 20 блоков 5 и 7.. — если сумма по л<одупю двух знаков операндов равна единице, то «бсопютная величина модульной суммы и ее знак иостуия(от на выходы 21 блока 8 соответственно с выходов 18 и 20 блоков 5 и 7, 1 а ябсопн>тн;(я веничина модульной разно<.ти и ее знак поступаю)т ня выходы 22 блоки

8 с выходов 17 и 19 блоков 4 и 6. С I3(,Iхоно» 2}. блока М энем< нтов fl-Iiltlf снимается сумма ио модупк) k, «с ()1,(.хо((о(3

22 (. нимяет(я f)(t <нос 1 ь по моду)(к) I

Il р (3 и л(е I и:1 î о р е т л и и я

<. ° ул«М«ТО}) — »и(lll t (<1(.JIÜ, <)I(< .})(l})/(It(I(It(} (ис((ами, и})(.д(тa(3JI(3((()t.it Ill по г<(3(oJ(l<)Tн()Й (3(3JtII IIl((B <)((Ят(< «htlt, (<))(<3})JI) <3 II)II((()Jt()((:-и((— м< Нто» ll и ((13<)ll Ill) II(< (l )IX() ()fl, »ход J(()1()"

489105 г, рого соединен с входом устройства, о т личаюши я тем,что,сцелью повышения бысц>одействия, он содержит сумматор о юков операндов, двоичный.выч.. титель, блок формирования абсолютной величины первого результата, блок определения з«ака первого результата, блок формирования

»бсоспотпой величины второго результата, блок определения знака второго результата, пр«чем выходы двоичного сумматора соед1и. пеньi с входами блока формирования абсолют«ой величины первого результата, и блок определения знака первого результата, другой вход которого соединен с входом устройства, выходы .двоичного вы итатедя соединены с входами блока формирования абсолютной величины второго резчльтата и блока определения знака второго результата, другой .вход которого соединен с вход> дом устройства, выходы сумматора знак» операндов, блока формирования абсолютной величины первого результ»та, блока определения знака первого результата, блок фор. миров»и«я абсолютной величины второго результата и пока определения знака вто рого результата соединены с входами бло. ка зле ме нтов, И-ИЛИ, выходы которого соединены с выходами устройства.

1 ui- 1))()а ГЕ:)1, -3.01(1(О! !)<ЦКК1)й !))Х!) 1 I I ÕßIII×Ì» Кок е), (! Л д-, „.,;„,, " " !! . I > I «I11! > ((:I1l, М //(P

:1» а: .с .. " 7 и !) 1) ), (> 7! ) ! !О»1)II III>I*! (! !((!)1!! ! ))СУ)())(>1:Il))1)llul О К))1))11 1» (..»>)11)) !>(>1>11)С)!»>1) < (.(.!

lti> IIi Л;Ii)l И »»>!» IIIIII И»тК!)),)т)111

1)»>) 1>1>:), ! >(! ) >, ;I)11> К))>) l) i(), 4

1 ! !1 i Ill!>ll>l I ili ! Ii I i ll I », ))1»,.Ii>I, ),). ()i )>i )1>)»>1» >1))» il;i()., ) !

Сумматор вычитатель Сумматор вычитатель Сумматор вычитатель Сумматор вычитатель 

 

Похожие патенты:

Изобретение относится к вычислительной технике и предназначено для регистрации и контроля входных параметров, а именно, параметров полета летательного аппарата

Изобретение относится к вычислительной технике и, в частности, к архитектурам перестраиваемых матричных процессорных СБИС, использующих структурную перестройку (реконфигурацию), т.е

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к вычислительной технике и может быть использовано при построении средств коммутации мультипроцессорных систем, абонентских систем связи с децентрализованным управлением, коммутационных средств параллельного обмена информацией в измерительных системах

Изобретение относится к цифровой связи и может быть использовано в выделителях канальных цифровых сигналов для поеобразования структуры двоичной комбинации сжатием выделяемых символов

Изобретение относится к вычислительной технике и может быть использовано при построении средств коммутации специализированных мультипроцессорных вычислительных систем, микроконтроллерных сетей и средств параллельного обмена информацией в измерительных системах

Изобретение относится к области структурного распознавания образцов и может быть использовано в автоматизированных системах оперативной диагностики технического и функционального состояний многопараметрического объекта по данным измерительной информации, а также в системах идентификации, распознавания, контроля и диагностики технического и функционального состояния изделий авиационной и космической промышленности, энергетике, магистральных трубопроводов и т.п

Изобретение относится к вычислительной технике и преимущественно может найти применение при автоматизированном составлении расписаний работы детерминированных систем конвейерного типа, широко используемых в настоящее время на производстве, транспорте, учебном процессе, военной области, науке, например статистическом моделировании (по методу Монте-Карло), и в других областях, где технологические процессы представляют собой конвейерные системы

Изобретение относится к области вычислительной техники и техники передачи дискретной информации

Изобретение относится к области вычислительной техники и техники передачи дискретной информации
Наверх