Преобразователь кодов
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
Х АВТОРСХОМУ СВИДЕТЕЛЬСТВУ
<>526884
Союз Советских
Социалистических
Республик (G1) Дополнительное к авт. свид-ву— (22) Заявлено 14.09.73 (21) 1958962j24 (51) М.Кл. - G 06 F 5) 02 с присоединением заявки— (23) Приоритет— (43) Опубликовано 30.08.76. Бюллетенb ¹ 32
145) Дата опубликования описания 14.10.7G
Государственный комитет
Совета Министров СССР по делам изобретений и открытий (53) УДК 681.325 (088.8) (72) Авторы изобретения
О. В. Викторов, В. А. Остафин, А. M. Романкевич и А. И. Яцуиов (71) Заявитель
Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ
Изобретение относится к области вычислительной техники и автоматики и предназначе»о для преобразования кодов в коды с другим основа»ием системы счисления.
Известны устройства для преобразования кодов чисел »з системы счисления с одним о=нованием в систему счислечня с другим основанием.
Одно из»ззестных устройств содержит счетчики, работающие в требуемых системах 10 счисления, блс.< управле»ия и ряд логическ»х элементов.
Однако этот преобразователь имеет низкое быстродействие.
Другое известное устройство обладает высоким быстродействием, однако требует значительных аппаратурных затрат и ограниченные функциональные возможности.
Наиболее близким техническим решением к данному изобретению является преобра-.çватель кодов, содержащий элементы И, pe>HcTð преооразуемого числа,,выходы с огоро. о соединены с»нформационными входами первого блока элементов И, управляющий вход которого соединен с первым выходом блока упра вления, второй выход которого соединен с первым сдвиговым входом регистра преобразуемого числа, выходы двух старши разрядов которого соединены с информационнымн зходам» олока алгебранчсского сумм»рован»я.
Недостатком известного преобразователя является то. что с его помощью возможен l1cревод чисел только»з системы с меньшим основанием в систему с большим основанием.
Целью изооретения является расш»рение класса решаемых задач, а именно, выполнение перевода кодоз целых чисел с одним про»звольчым основанием в,коды с люоым другим основанием.
Поставлен»ая цель достигается тем, что в преобразователь введены второй п третий блоки элементов И, регистр результата, многоразрядный вычптатель, одноразрядный сумматор и одноразрядный вычитатсль, пр» этом первая группа входов многоразрядного зыч»тателя соединена с выходами регистра результата и входам» второго блска элементов И, а выходы подключены к информационным входам третьего бло ка элементов И, выходы которого соединены с первой .группой входов регистра результата, вторая группа входов которого соединена с выходамп первого блока элементов И, вход старшего разряда регистра результата соединен с выходом его младшего разряда, а сдвиговый вход соединен со вторым сдвиговым входом реги стра преооразуемого числа и третьим .выходом блока управления, первый и четвертый выход, которо526884 го соединены с управляющим входом второ.o и третьего элементов И соответственно, пятый и шестой выходы блока управления подключены к управляющим:входам блока aëãåáðaaчеакого суммирования, первый и IBToipoH выходы которого подключены,к.первым входам соответственно первого и второго элементов
И, вторые входы которых соединены с седьмым выходом блока управления, восьмой выход которого соединен с первыми входами третьего и четвертого элементов И, вторые входы которых соединены соответственно с выходами одноразрядного сумматора и одноразрядного вычитателя, девятый выход блока управления соединен с входом младшего разряда регистра результата, выход младшего разряда регистра, преобразуемого числа соединен с входами блока управления и одноразрядного вычитателя, .выход последующего разряда регистра преобразуемого числа соединен с входо м одноразрядного сумматора, входы старшего и предыдущего разрядов регистра преобразуемого числа соединены соответственно с выходами первого и второго элементов И, а входы младшего и .последующего разрядов регистра преобразуемого числа соединены соответственно c,aûxoäàìè четвертого и третье о элементо.в И.
На чертеже представлена блок-схема предлагаемого преобразователя.
Преобразователь содержит сдвиговый регистр 1 преобразуемого числа и регистр 2 результата. Выходы регистра 1 через блок 8 элементов И подсоединены к входам одноименных разрядов регистра 2 и к входаы многоразрядного вычислителя 4. Выходы регистра
2 через блок 5 элементов И подсоединены к входам одноименных разрядов регистра 1 и и входам уменьшаемого многоразрядного вычптателя 4, выходы которого через блок б элементов И соединены с входами регистра
2. Регистры 1 и 2 связань1 с блоком 7 управления шиной 8, а регистр 1,кроме того — шиной 9. Выходы двух старших разрядов регистра 1 подсоединены,к входам двухразрядного олока 10 алгебраического суммирования, выходы которого связаны через элементы И
11 и 12 с входами двух старших разрядов регистра 1. 1(другим входам блока 10 алгебраического суммирования через умножитель
18,на константу подключен выход старшего разряда регистра 1. Блок 10 алгебрапчес".ого суммирования соединен также с блоком 7 управления шиной 14 сложения и шиной 15 вычитания. Выходы двух младших разрядов регистра 1 связаны,со своими входами, причем первый разряд — через одноразрядный вычитатель 1б и элемент И 17, второй разряд через одноразрядный сумматор 18 и элемент
И 19. Вход младшего разряда регистра 2 соединен шиной 20 с блоком 7 управления. который крытое того соединен шинами 21 — 24 с элементBIMè И 17 и 19 и элементами И 11 и 12 соответственно.
Преобразователь кодов работает в двух режимах.
Перевод чисел в код с большим основанием.
Перед началом работы преобразуемое число записывается в .сдвнговый регистр 1, блок
10 алгебраического суммирования по шине 14 настраивается на режущим вычитания. Процесс преобразо вания осуществляется следующим образом.
Содержимое старшего разряда сдвпгового регистра 1 с помощью умножителя 18 ум.ножается на константу, равную S — R (R — осно вание исходной системы счисления, S — основание системы искомого представления), и вычитается в блоке 10 из содержимого двух. старших разрядов регистра 1. По сигналу на шине 22 результат записывается в старшие разряды. После этого по сигналу на шине 9 полученный промежуточный результат сдвигается на один разряд влево.
Пример 1. Перевести число (Х); = 1634 в .код с îcíoaàaèåì 10.
S — R=3
1634
3
1334
>. 3341 3
2441 х 4412
12
3212, 1232
3
0932, 9320
27
0662
40 сдв.
Перзый цикл
45 сдв.
50 два сдв.
Второй цикл сдв.
55 тр и сдв.
Ответ: (Х) 10 — — 662
Третий цикл опущен, так как старший раз65 ряд равен нулю.
Эта процедура повторяется k — 1 раз, где
k — число разрядов регистра 1, и завершается еще одином,сдвигом влево. Каждьш последующий цикл содержит на одну процедуру меньше и на один сдвиг влево больше. Всего производятся k — 1 циклов, после чего полученное число переписывается в регистр 2.
526884
Перевод чисел в код с меньшим основанием.
Перед началом работы блок 9 настраивается на выполнение операции сложения.
Перевод осуществляется .в три этапа.
На первом этапе производится дополнительное преобразование исходного чи."ла. При
10 этом анализируется содержимое младшего разряда регистра 1.
Если число а > S, то из него вычитается число S,с помощью вычитателя 16, а к соседнему слева разряду прибавляется единица с п лмощью сумматора 18. Одновременно с этим производится запись числа (R — S) в младший разряд регистра 2 по шине 20. Затем с помощью сигнала .на шине 8 производится правый сдвиг на один разряд в регистрах 1 и 2.
Если число а, Второй этап заключается в том, что число, записанное в регистре 1, преобразуется так, как это описано в примере 1, с тем лишь отличием, что в блоке 10 числа суммируются, а не вычитаются. Пример 2. Перевести гисло (Х), = 10. 11.10 в,код с о" нованием 10. R — S =2 1 этап регистр 2 регистр 1 0.10, 11. 10 +1 10 сдв. 0.10. 12. О 0.0. 10. 12 — 1 — 10 сдв. 0.0. 11. 2 +1 — 10 два сдв. 2 О. 1, 1 2.1. 2. О О 000 5э О 002 зались 2.000 2 002 запись сдв. 2 200 запись 2.два сдв. 2 2 О 2 О 222 65 На третьем этапе по сигналу на шине 23 число из регистра 1 переписывается в регистр 2, а коррк<ция — из регистра 2 в регистр 1, где она лреобразуется так же, как это описано .выше. Преобразованная коррекция вычи- 40 тается из содержимого регистра 2 на вычитателе 4. Полученное число по сигналу «а шине 23 фиксируется .в регистре 2 в качестве искомого результата. 2 этап рс;истр 1 2 1320, 3201 6 3801 Х 8013 16 9613 1396 X 2 1596 5961 2 6061 1696 о 1896 "- д "два сд"-.. сдз. трн =дв. 3 этап регистр 1 0222 О 0 ??? 1 6202 2 ! 74022 02 4 О 0274 Второй цикл 2 ..4 0314 ущен (см. пример 1). татель 1896 0314 1582 слз. .(дв а ,I сдз. трн сдз. Ответ: 1582 = (Х) О Третий цикл on вычн Псрзый цикл Второй цикл Третий цикл Псрзыи цикл 526884 Предлагаемое изобретение позволяет расширить класс решаемых задач, а именно, позволяет осуществлять перевод чисел не только из системы с меньшим основанием в систему с большим основанием, но и наоборот. Формула изобретения Преобразователь кодов, содерхкащий элементы И, регистр преобразуемого числа, выходы которого соединены с информационными входами первого блока элементов И, управляющий вход,кото рого соединен с первым выходом блока управления, второй зыход котороro соединен с первым сдвнговым входом регистра преобразуемого числа, выходы двух старших разрядо в которого соединены с информационными входами блока алгебраического суммирования, о т;I и ч а ю шийся тем, что, с целью расширения класса решаемых задач, в него возведены второй и третий блоки элементов И, регисгр результата, многоразрядный вычитатель, одноразрядный сумматор и одноразрядный вычитатель, при этом первая группа, входов многоразрядного зычитателя соединена с выхода ми регистра результата и входами второго блока элементоз И, а выходы подключены .к информационным входам третьего блэка элементов И, выходы, которого соединены с первой группой входоз регистра результата, вторая группа входов которого соединена с выходами первого блока элементов И, вход старшего разряда регистра результата соединен с выходом его младшего разряда, а сдвиговый вход соединен со вторым сдви.-озым входом регистра преобразуемого числа и третьим выходом блока управления, первый и четвертый выход которого соединены с управляющим входом второго и третьего элементов И соответственно, пятый и шестой выходы блока управления подключе10 ны к управляющим, входам блока алгеораического суммирования, первый и второй выходы которого подключены к первым входам соответственно .перво.-.о и второго элементов И, IBT0рые:входы которых соединены с седьмым вы15 ходом блэка управления, восьмой выход êîторого соединен с лервыми входами третьего и четвертого элементов И, вторые входы которых соединены соответсввенно с выходами одноразрядного, сумматора н одноразрядного 20 вычит ателя, девятый выход блэка управления соеди нен с,входом младшего разряда регистра результата, выход младшего разряда регистра преобразуемого числа соединен с входами блока у правления и одноразрядного,вы25 читателя, выход последующего разряда регистра преобразуемого числа соединен с входом одноразрядного сумматора, входы старшего и предыдущего разрядов регистра преобразуемого числа соединены соответственно с выходами первэго и второго элементов И, а входы младшего и последующего разрядов регистра преобразуемого числа соединены соответственно с выходами четвертого и третьего элементов И. 526884 Составитель А. Шкатулла Техред 3. Тараненко! 1ор11ектор И. Сичкина Редактор Н. Суханова Тип. Харьк. фил. пред. «Патент» Заказ 926/1221 Изд. М 1673 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, 5К-35, Раушская наб., д. 4/5
