Адаптивный коррелятор случайной импульсной последовательности

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ () 550648

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 24.07.76 (21) 2163366/24 с присоединением заявки № (23) Приоритет

Опубликовано 15.03.77. Бюллетень № 10

Дата опубликования описания 13.04.77 (51) M. Кл 6 066 7/19

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.333(088.8) (72) Авторы изобретения Б. Д. Борисов, М. И. Могильницкий, А. Г. Сенин и М. С. Хайретдинов (71) Заявитель Институт автоматики и электрометрии Сибирского отделения АН СССР (54) АДАПТИВНЫЙ КОРРЕЛЯТОР СЛУЧАЙНОЙ ИМПУЛЬСНОЙ

ПОСЛЕДОВАТЕЛЬНОСТИ

Изобретение относится к адаптивным устройствам автоматического регулирования и служит для определения корреляционной функции непперывного случайного сигнала, заданного дискретой последовательностью со случайной частотой следования, Процедура адаптации коррелятора заключается в получении вполне определенного набора параметров его по мере поступления входного сигнала. По окончании процедуры адаптации импульсная функция коррелятора будет описывать корреляционную функцию сигнала с минимальной среднеквадратической погрешностью.

Известные корреляторы (1) не обеспечивают возможности измерения в условиях априорной неопределенности корреляционной функции непрерывного случайного сигнала, заданного дискретной последовательностью импульсов со случайной частотой следования из-за отсутствия элементов адаптации и синхронизации, по; пытка их применения для решения задачи ведет к недопустимым погрешностям.

Известно адаптивное устройство (2), содержащее блок вычитания, блок синхронизации, вход которого соединен со входом блока линейных фильтров, вход которого является входом устройства, а выходы блока линейных фильтров подключены соответственно к первой группе входов первого блока умножения, выходы которого через соответствующие усилители с переменным коэффициентом и масштабные блоки соединены с первой группой входов второго блока умножения, вторая

5 группа входов которого подключена к соответствующим выходам блока линейных фильтров, выходы второго блока умножения соединены с соответствующими входами сумматора, вторая группа входов первого блока умножения под10 ключена к выходу блока вычитания.

Такое устройство непригодно для определения корреляционной функции сигнала, заданного дискретной последовательностью со случайной частотой следования импульсов из-за

15 отсутствия синхронизации между временем прихода импульса и моментом выработки сигнала ошибки на корректировку адаптируемых параметров коррелятора.

Целью изобретения является расширение

20 функциональных возможностей коррелятора, т. е. получение оценки корреляционной функции непрерывного случайного сигнала, заданного случайной дискретной последовательностью импульсов.

25 Для этого в предлагаемое устройство дополнительно введены три запоминающие ячейки, входы первой и второй запоминающей ячейки подключены к выходу сумматора, а выходы— к первому входу блока вычитания, второй вход

30 которого соединен с выходом третьей запоми550648 4

65 нающей ячейки, вход которой соединен со входом устройства, управляющие входы запоминающих ячеек подключены к соответствующим выходам блока обнаружении и синхронизации.

На чертеже изооражена блок-схема предлагаемого коррелятора.

Он состоит из блока линейных фильтров 1, первого блока умножения 2, усилителей 5 с переменным коэффициентом усиления, масштабных блоков 4, второго блока умножения 5, сумматора 6, запоминающей ячейки 7, блока вычитания 8, запоминающей ячейки 9, блока

l0 синхронизации, запоминающей ячейки 11.

Блок линейных фильтров состоит из m (где

m — число фильтров, определяющее точность восстановления корреляционнои функции сигнала) параллельных линейных фильтров, выходы которых связаны со входами олоков умножения 2 и 5. Отдельныи олок 2 () представляет собой сочетание усилителей постоянного тока и квадраторов, с помощью которых перемножение двух величин осуществляе ся по известной схеме: квадрат суммы двух величин минут квадрат разности между ними. Вторые входы олока связаны с выходами блока ьычитания Ы. Выходы олока 2 связаны со входами усилителеи с переменным коэффициентом усиления 3, представляю|цим сооои наоор усилителей постоянного тока, коэффициент передачи которых изменяется за счет варьирования со»ротивлением в цепи ооратной связи усилителя. выходы олока 8 соединены со входами масштаоного блока 4, состоящего из наоора m параллельных элементов аналоговой долговременной памяти. Со входами блока умножения 5 связаны масштаоный блок 4 и блок фильтров 1. Выходы блока 5 присоединены к cyivlivlazopy 6. Выход сумматора б связан со входами запоминающих ячеек 9 и 11, выходы которых в свою очередь присоединены к одному из входов блока вычитания 8. 16ежду другим входом блока вычитания и выходом устройства включена запоминающая ячейка

7. Дополнительно ко входу устройства подключен блок синхронизации 10, выходы которого связаны с управляющими входами запоминающих ячеек 7, 9 и 11. Блок обнаружения синхронизации представляет собой сочетание порогового устройства на базе триггера Шмидта, времязадающих одновибраторов, управляемого коммутатора на базе триггера и вентилей.

Исходный сигнал с вполне определенными, но неизвестными параметрами, заданный дискретной последовательностью импульсов, поступает одновременно на входы блока линейных фильтров 1, запоминающей ячейки 7 и блока сихронизации 10. Последний на каждый входной импульс вырабатывает импульсы управления, поступающие на ячейки 7, 9, 11. Импульсы управления на каждую из запоминающих ячеек поступают по двум управляющим линиям: линии команды на запись и линии команды на считывание.

С началом входного импульса блок 10 вы5

ЗЭ

43

60 рабатывает управляющий импульс на запись, поступающий на запоминающие ячейки 7 и 9.

Спустя определенное время, определяемое быстродействием схемы запоминания, блок 10 вырабатывает управляющий импульс на считывание, поступающий на схемы ячейки 7 и

11. С приходом нового импульса процедура повторяется, за исключением того, что теперь импульс на запись поступает на ячейку 11, а импульс на считывание идет на ячейку 9. Таким образом, осуществляется черезпериодное управление ячейками 9 и 11.

С приходом очередного импульса на вход коррелятора его значение, запомненное ячейкой 7, по сигналу с блока обнаружения сигнала и синхронизации передается на один и ьходов блока вычитания 8. На другой вход олока вычитания поступает сигнал либо с ячейки 9, либо 11, равный сумме произведений первоначальных коэффициентов al, ..., а на отклик фильтров ) (т) ... fm(s), соответствующий предыдущему входному импульсу. Разностный сигнал с выхода олока 8 поступает на блок умножения 2. На другие входы блока приходят сигналы с выхода фильтров. Произведения сигналов через усилители с переменIbIvI коэффициентом усиления d поступают на масштабные блоки 4. Здесь осуществляется суммирование пришедших сигналов с весом

y nJ со значениями коэурициентов на предыдущем цикле адаптации. На этом один цикл корректировки весов аь ..., am заканчивается.

По мере поступления входных сигналов циклы корректировки повторяются в описанном по рядке. 1ак будет продолжаться до тех пор, пока в устройстве не установится с заданной погрешностью набор вполне определенных ко э<р<рициентов al, ..., am. На этом процедура адаптации корреляхора для входного сигнала с определенными параметрами заканчивается.

Полученная при этом импульсная функция устроиства будет описывать с заданнои среднеквадратической погрешностью корреляционную функцию входного сигнала.

Для сигнала с новыми параметрами процедура адаптации повторяется.

Если в устройство вместо запоминающих ячеек 7, 9 и 11 включить соответственно коммутаторы сигналов, то будет получен адаптивный фильтр для восстановления непрерывного случайного процесса, заданного дискретной последовательностью со случайной частотой следования импульсов.

После осуществления процедуры адаптации фильтра в соответствии с вышеописанным порядком работы схемы будет получен такой набор коэффициентов al, ..., а„, который будет обеспечивать восстановление входного сигнала с минимальной среднеквадратической погр ешностью.

Формула изобретения

Адаптивный коррелятор случайной импульсной последовательности, содержащий блок

550648

Х(1) Составитель В. Жовинский

Редактор Н. Каменская Техред М, Семенов Корректор Л. Брахнина

Заказ 612/13 Изд. Мз 271 Тираж 899 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

5 вычитания, блок синронизации, вход которого соединен со входом блока линейных фильтров, вход которого является входом устройства, а выходы блока линейных фильтров подключены соответственно к первой группе входов первого блока умножения, выходы которого через соответствующие усилители с переменным коэффициентом и масштабные блоки соединены с первой группой входов второго блока умножения, вторая группа входов которого подключена к соответствующим выходам блока линейных фильтров, выходы второго блока умножения соединены с соответствующими входами сумматора, вторая группа входов первого блока умножения подключена к выходу блока вычитания, отличающийся тем, что, с целью расширения функциональных возможностей коррелятор содержит три запоминающие ячейки, входы первой и второй запоминающей ячейки подключены к выходу сумматора, а выходы — к первому входу блока вычитания, второй вход которого соединен с вы5 ходом третьей запоминающей ячейки, вход которой соединен со входом устройства, управляющие входы запоминающих ячеек подключены к соответствующим выходам блока обнаружения и синхронизации.

Источники информации, принятые во вни мание при экспертизе:

1. Патент США Ма 3517879, кл. 235 — 181, 15,1 9 70.

2. Я. 3. Дыпкин. Основы теории обучающихся систем. «Наука», 1970, стр. 148 — 154 (прототип) .