Устройство для корреляционной обработки сигналов

 

ОП ИСА Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (11) 564642

Республик (61) Дополнительное к авт. свил-ву (22) Заяплено01.04.76 (21) 2342290/24 с присоединением заявки № (51) М. Кл.

9 06 G 7/19

Государственный комитет

Совета Министров СССР оо делам изооретений и OTKpblTNH (23) Приоритет (43) Опубликовано 05.07.77.Бюллетень № 25 (45) Дата опубликования описания 18.08.77 (53) УДК 681.333 (088. 8) (72) Авторы изобретения

А. А, Воронин и В. Ф. Кисоржевский (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОРРЕЛЯБИОННОЙ ОБРАБОТКИ

СИГНАЛОВ

Изобретение относится к области специализированных средств вычислительной техники и может быть использовано в устройствах фильтрации дискретных электрических сигналов 5

Известен коррелятор, содержащий интегратор, блоки задержки и блоки умно жения. Этот коррелятор, являясь измерительным прибором, не решает задачу фильтрации 11).

l0

Известен корреляционный фильтр содержащий интегратор, выход которого является выходом устройства, и блок умножения, первый вход которого является входом устройства, а второй подключен к генератору опорных сигналов (2).

Такие фильтры обладают высокой помехоустойчивостью к помехам с равномерным спектром, Однако в условиях действия сосI редоточенных по спектру помех сильно прояв-оО

I ляется основной их недостаток: воэможность, приема помех в широком диапазоне частот: за пределами полосы пропускания фильтра из-эа наличия боковых лепестков в его амплитуднс частотной характеристике, 25

Целью изобретения является повышение помехоустойчивости к воздействию сосредоточенных по спектру помех.

Эта цель достигается тем, что в предложенное устройство введены три детектора, блок вычитания и блок ; деления., Вход устройства через первый детектор подключен к первому входу блока вычитания, а выход генератора опорных сигналов через второй детектор - к второму входу блока вычитания, выход которого через третий детектор подключен к первому входу блока деления.

Второй вход последнего соединен . с выходом блока умножения. Выход блока деления подключен ко входу интегратора.

Идея построения предлагаемого устроЩства заключается в следующем.

В известных фильтрах блок умножения соединен непосредственно с интегратором, который суммирует все элементы сигнала с постоянным весом. При этом не учитывается, что некоторые элементы принимаемого сигнала из-эа воздействия помех очень сильно отличаются от ожидаемых элементов сигнала, а другие мало отличаются. Между тем

564642 из теории обработки сигналов известно что

4 случайные величины, сильно отличающиеся от среднестатистических, рекомендуется не фЧитыаать при обработке. Эти данные приводят к выводу, что в интеграторе должно осуществляться весовоа суммирование элементов принимаемого сигнала, что и реализовано в предпагеемом устройстве. В качестве "веса" здесь принята величина, численно равная отношению 1/| Z . cy 0 где 7,, - элемент входного сигнала; (3j — элемент опорного сигнала.

Таким образом, в данном устройстве элементам входного сигнала, мало отличающимся от Ожндяемего придается 15 максимально возможный в реальных устройствах "вес" (теоретически равный бесконечности). Чем больше под воздействием помех отклоняются элементы входного сигнала от элементов ожидаемого сиг- 28 нала, тем с меньшим весом они суммируются в интеграторе. Исследование предлагаемого устройства на ЭВМ показало, что по помехоустойчивости оно существенно выше известных корреляционных фильтров. 25

Структурная схема предлагаемого устройства показана на чертеже.

Оно содержит блок умножения 1 для перемножения входного сигнала и сигнала, поступающего от генератора опорных сигналов 2. з0

Генератор 2 создает реализации ожи- даемых сигналов.

Первый 3, второй 4 и третий 5 детекторы предназначены для квадратичного преобразования поступающих на их входы сиг- 35 налов.

Блок вычитания 6 определяет разность между величинами сигналов, поступающих на его входы от детекторов 3 и 4.

Блок деления 7 определяет частное от 40 деления поступающих на его входы сигналов.

Интегратор 8 предназначен для усреднения поступающих на его вход сигналов, Устройство работает следующим образом..

Входной сигнал поступает на один вход блока умножения 1, где перемножается с сигналом, поступающим на второй его вход от генератора 2 и параллельно через детектор 3 на первый вход блока вычитания 6.

Результат перемножения с выхода блока 1 поступает на первый вход блока деления 7, на второй вход которого подается сигнал с блока вычитания 6, прошедший через детектор 5. В блоке вычит:.: ч 6 определяется разность между сигналами от детекМ оров 3 и 4, На вход детектора 4 поступает сигнал с выхода генератора 2. Сигнал на выходе блока вычитания тем менЬше по абсолютной величине, чем меньше разность между входным и опорным сигналами. При этом сигнал на выходе блока деления максимален. При больших отклонениях величин входного сигнала от опорного сигнал на выходе блока деления стремится к нулю.

Сигналы с выхода блока деления 7 интегрируются интегратором 8,выход которого является выходом устройства.

Основной полезный эффект от применения предлагаемого устройства состоит в повышении помехоустойчивости систем обработки сигналов, содержащих данные устройства.

Исследования на ЭВМ показали, что реально достигаемый выигрыш в помехоустойчивости предлагаемого устройства по сравнению с прототипом эквивалентен увеличению мощности полезного сигнала в 4- 6 раз при одинаковой мощности шумов.

Формула изобретения

Устройство для корреляционной обработки сигналов, содержащее интегратор, выход которого является выходом устройства, и блок умножения, первый вход которого является входом устройства, а второй подключен к генератору опорных сигналов, отлич ающееся тем,что, с целью повышения помехоустойчивости к воздействию сосредоточенных по спектру помех, в устройство введены три детектора, блок вычитания и блок деления, причем вход устройства через первый детектор подключен

K BepBOhgT BXQ 6B0K8 вычитания, & BSIXOg генератора опорных сигналов через второй детектор подключен к второму входу блока вычитания, выход которого через третий детектор подключен к первому входу блока деления, второй вход которого соединен с выходом блока умножения, а выход блока деления подключен ко входу интегратора.

Источники информации принятые во вни1 мание при экспертизе:

1. Жовинский В, И,, Арховский А. В.

"Корреляционные устройства", Энергия, М., 1974, с. 223.

2. Финк Л. М., Теория передачи дис» кретных сообщений, Сов. радио", М., 1967, с. 172.

564642

Составитель В.Жовинский

Редактор Л. Утехина Техред Н. Андрейчук Корректор

А. Цэиценко

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4,Заказ 2180/213 Тираж 818 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушскаи наб, д. 4/5