Многоканальный знаковый коррелятор

 

1п 590763

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ аовз советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 05,03.76 (21) 2332014/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 30.01,78. Бюллстспь № 4 (!5) Дага опубликования описания 04.03.78 (51) М. Кл. - G 066 7/19

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УД1, 681.3(088.8) (72) Авторы нзоо!)стснпя

А. А. Есюткин и Г. Ф, Филаретоп

Московский ордена Ленина энергетический институт (71) Заявитель (54) МНОГОКАНАЛЬНЫЙ ЗНАКОВЫЙ КОРРЕЛЯТОР

7 = (У + m) Л-.

N = — — (и

Ь30

Изобретение относится к специализированным цифровым приборам для исследования случайных процессов и может быть использовано в системах автоматического управления.

Известен знаковый коррелятор для измерения корреляционных функций случайных процессов с любым законом распределения (1).

В этом корреляторе погрешность измерения корреляционной функции значительно выше по сравнению с идеальными аналоговыми корреляторами. Для повышения нх точности необходимо увеличить количество парных выборок, ITo ведет к увеличению времени измерения корреляционной функции.

Известен знаковый коррелятор (2) для определения корреляционных функций случайных процессов с люоым законом распределения вероятностей, основанный на использовании знаковой корреляции и алгебранческого суммирования исследуемого сигнала со вспомогательным, равномерно-распределенным сигналом. Данный коррелятор содержит первый и второй блоки согласования, входы которых являются соответственно первым и вторым входамн коррелятора, выходы блоков согласования подключены к псрвым входам соответствующих компараторов, вторые входы которых соединены с выходами соответствующих генераторов вспомогательных случайных равновероятных сигналов, выход первого компаратора соединен с первым входом первого блока умножения, а выход второго компаратора подключен ко вторым входам блоков умножения каждого канала, выход каждого блока умножения через интегратор

5 своего канала подключен к соответствующему входу блока считывания, выход которого соединен с входом блока регистрации, управляющий вход интегратора каждого канала подключен к первому выходу временного се10 лектора, второй выход которого через делитель частоты соединен с первым входом триггера управления, второй вход которого подключен через кнопку с самовозвратом к выходу генератора импульсов к управляющим

1д входам компараторов, к первому входу временного селектора и к управляющим входам триггеров, выходы которых подключены соответственно к первым входам блоков умножения каждого канала, кроме первого, выход

20 триггера управления соединен со вторым входом временного селектора.

При m каналах время измерения Т связано с числом парных выоорок Л соотношением

2д

При заданном Т и шаге аргумента Лт количество парных выборок

590763 не может быть увеличено, и, следовательно, точность вычисления при фиксированном Т увеличить невозможно.

Целью предлагаемого изобретения является увеличение точности измерения корреляционной функции полярным с дополнительными сигналами методом при фиксированном времени измерения.

Указанная цель достигается тем, что в известный цифровой знаковый коррелятор введены буферные ячейки по числу каналов, выходы которых подключены ко входам триггеров последующих каналов, а входы буферных ячеек, кроме первой, — к выходам триггеров предыдущих каналов, вход первой буферной ячейки соединен с выходом первого компаратора.

1-1а чертеже приведена блок-схема предлагаемого коррелятора, 1(оррелятор содержит блоки согласования

1, компараторы 2, генераторы 3 вспомогательных случайных равновероятных сигналов, регистр сдвига 4, состоящий из последовательно соединенных буферных ячеек 5 и триггеров

6, генератор тактовых импульсов 7, блоки умножения 8, временный селектор 9, кнопку с самовозвратом 10, триггер управления 11, делитель частоты 12, интеграторы 13, блок считывания 14 и блок рсгпстрации 15, входные зажимы 16 и 17.

Коррелятор работает следующим о бр азо м.

При определении функции взаимной корреляции сигналы х® и g(t) поступают на входные зажимы 16 и 17 блоков согласования 1 и далее на первые входы компараторов 2. На вторые входы компараторов 2 поступают случайные вспомогательные сигналы a (t) и

gq(t) генераторов 3. Значение каждого из вспомогательных сигналов независимы от напряжений исследуемых сигналов и друг от друга и равномерно распределены внутри интервалов от — А до А и от — А до А соответственно. При этом величина А должна быть больше или равна максимуму абсолютного значения первого исследуемого сигнала, а величина А> должна быть больше или равна максимуму абсолютного значения второго исследуемого сигнала. Сравнение основного (псследуемого) и вспомогательного сигналов компараторами 2 происходит непрерывно.

Фиксация результата сравнения происходит в момент поступления тактовых импульсов генератора 7 на управляющие входы компараторов. Рсзультат каждого сравнения напряжения реализации со вспомогательным сигналом определяется как +-1, причем случаям

x(i) ) g,(i) или g(t) g,(t) соответствует + 1, случаям

>(t)< д,(/) или 9(t) (д,(г) соотвстствует — 1 на выходе соответствующего компаратора.

Выходной сигнал одного из компараторов

2 подается па вход первой буферной ячейкн

5 регистра сдвига 4. После окончания дейст5

G0 вия тактового импульса, подаваемого на вторые входы всех ячеек 5 и 6 регистра сдвига 4 с генератора 7, значение выходного сигнала компаратора записывается в первую буферную ячейку 5 регистра 4.

После окончания следующего тактового импульса значение сигнала в первой ячейке 5 сдвигается в следующую рабочую ячейку 6 регистра сдвига 4, а в первую ячейку 5 записывается новое значение сигнала с выхода компаратора и т. д. Здесь для простоты принято, что перед каждой рабочей ячейкой 6 установлено по одной буферной ячейке 5.

Выходной сигнал второго компаратора 2 подается на первые входы всех блоков умножения 8. На второй вход первого блока умножения 8 подается сигнал с выхода первого компаратора 2, а на входы остальных блоков умножения сигнал подается с выходов рабочих ячеек 6 регистра сдвига 4. Выходные сигналы блоков умножения 8 подаются на управляющие входы интеграторов 13. На друтие входы интеграторов 13 поступают тактовые импульсы генератора 7, которые суммируются или вычитаются пз содержимого интегратора в зависимости от вида сигналов соответствующих блоков умножения 8 (+1 или — 1).

Общее число парных выборок N> задается с помощью схемы, состоящей из временного селектора 9, делителя частоты 12, триггера 11 и кнопки 10.

Начало работы прибора определяется нажатием кнопки 10. При замыкании ее контактов импульсы генератора тактовых импульсов

7 поступают на вход триггера 11 и устанавливают его в единичное состояние. Выходной сигнал триггера 11 открывает временной селектор 9, который разрешает прохождение импульсов на вторые входы интеграторов 13 на вход делителя частоты 12.

После поступления N< импульсов на делитель частоты 12 на выходе его появляется импульс, возвращающий триггер 11 в исходное (нулевое) положение. На этом измерение заканчивается.

Значения сигналов в соседних ячейках регистра сдвига отстоят по времени друг относительно друга на время, равное периоду следования импульсов спроса, То. Значения сигналов, подаваемых на вторые входы двух соседних схем умножения 8, отстоят по времени друг относительно друга на величину

Ьс=(i+1)7О, где i — количество буферных ячеек 5, включенных между соседними рабочими ячейкамй

6 или между первой рабочей ячейкой 6 и первым компаратором 2. Время измерения всех ординат корреляционной функции можно определить из выражения

T = (A, + (1 + 1) mj Т,.

Из последнего выражения следует, что количество первых выборок

590763

Составитель В. Жо в и ис кий

Техред А. Камышникова

Редактор P. Киселева

Корректоры; Л. Брахнина и А. Степанова

Заказ 3252/11 Изд М 174 Тираж 818 Подписное

НПО Государственного комитета Совста Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 может быть увеличено по сравнению с прототипом в i+1 раз при одном и том же времени анализа Т.

Применение буферных ячеек, включенных между рабочими ячейками регистра сдвига, позволяет увеличить точность коррелятора при принятом способе вычисления корреляционной функции.

Формула изобретения

Многоканальный знаковый коррелятор, содержащий первый и второй блоки согласования, входы которых являются соответственно первым и вторым входами коррелятора, выходы блоков согласования подключены к первым входам соответствующих компараторов, вторые входы которых соединены с выходами соответствующих генераторов вспомогательных случайных равновероятных сигналов, выход первого компаратора соединен с первым входом первого блока умножения, а выход второго компаратора подключен ко вторым входам блоков умножения каждого капала, выход каждого блока умножения через интегратор своего канала подключен к соответствующему входу блока считывания, выход которого соединен с входом блока регистрации, управляющий вход интегратора каждого канала подключен к первому выходу временного селектора, второй выход которого через делитель частоты соединен с первым входом триггера управления, второй вход которого подключен через кнопку с самовозвратом к выходу генератора импульсов, к управляющим входам компараторов, к первому входу временного селектора и к управляющим входам триггеров, выходы которых подключены со10 ответственно к первым входам блоков умножения каждого канала, кроме первого, выход триггера управления соединен со вторых входом временного селектора, о т л и ч а ю щ и йся тем, что, с целью увеличения точности, в

15 многоканальный цифровой знаковый коррелятор введены буферные ячейки по числу каналов, выходы которых подключены ко входам триггеров последующих каналов, а входы буферных ячеек, кроме первой, — к выходам

20 триггеров предыдущих каналов, вход первой буферной ячейки соединен с выходом первого компаратора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР Хо 304583, кл. G 06 Г 15/34, 1971.

2. Авторское свидетельство СССР Мв 421011, кл. G 06 F 15/34, 1973 — прототип.