Цифровой вычислитель функций тангенса и котангенса
(»! 595738
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Cmas Советских
Сокналистыческнх
Респуолнк (61) Дополнительное к авт. свид-ву (22) Заявлено 16.03.76 (21) 2335229/24 с присоединением заявки М (23) Приоритет (43) Опубликовано 28.02.78. Бюллетень № 8 (45) Дата опубликования описания 22.03.78 (51) М. Кл 2 G 06F 15/32
Государственный комитет
Совета Мнннстров СССР по делам нзооретений н открытий (53) УДК 681.325(088.8) (72) Авторы изобретения
В. И. Корнейчук, В. П. Тарасенко, А. Сухдорж (MHP) и О. Н. Бойчев (НРБ) Киевский ордена Ленина политехнический институт имени 50-летия Великой Октябрьской социалистической революции (71) Заявитель (54) ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬ ФУНКЦИЙ ТАНГЕНСА
И КОТАНГЕНСА
Изобретение относится к области вычислительной техники и может найти применение в цифровых вычислительных машинах и специализированных устройствах.
Известно устройство для вычисления функций тангенса и котангенса с помощью подпрограмм, реализующее численные методы (1).
Из-за циклического характера вычислений быстродействие известного устройства низкое.
Из известных устройств наиболее близким по технической сущности является устройство вычисления функции тангенса по подпрограмме, реализующее численный метод цепных дробей (2), содержащее выходной регистр, блок деления и регистр аргумента, выходы младших и/2 разрядов которого соединены с первыми входами блока управления и блока умножения.
К недостаткам прототипа относятся большие затраты машинного времени на вычисления функций тангенса.
Целью изобретения является повышение быстродействия.
Поставленная цель достигается тем, что в устройство введены постоянное запоминающее устройство, два регистра промежуточного результата и элемент ИЛИ, причем старшие и/2 разрядов регистра аргумента через постоянное запоминающее устройство соединены со вторыми входами блока управления и блока ум2 ноженпя и выходами старших n/2 разрядов первого регистра промежуточного результата, входы младших п/2 разрядов которого подключены к выходам младших и/2 разрядов регистра аргумента, выход блока умножения соединен со входамп младших п/2 разрядов второго регистра прОме?к тО 1пого рез? льтата, выходы обоих pe! I!c!poa промежуточного результата подключены соответственно к перво1р му и BTopoii $ входам олока деления, Вы Од которого соединен с первым входом элемента
И. IИ, второй вход которого подключен к выходу блока управления, а выход — ко входу выходного регистра.
1 la фиг. 1 пзобра?кена структурная схема предлагаемого вь1числителя; на фиг. 2— функциональная схема блока управления.
Вычислитель содержит и-разрядный регистр аргумента 1, старшие и/2 разрядов которого подк;почены через постоянное запоминающее устройство (ПЗ;?, 2 к псрвым входам блока
i П1?а!злснпя 3, и о ioIIII ? множения 4, к В!01?ык( в: одам которы.; подключены младшие и/2 разряда регистра аргумента 1. В ПЗУ записаны
Зиа 1СППЯ фУНКЦПй1 Гд(Л), ГДЕ РаЗРЯДНОСТЬ аРгуме1та — п12. и 2 выходов блока умножения
4 подключ IIü ко в. .одам и/2 младших разряIoII первого регистра промежуточного результага о. Ко входам старших и/2 разрядов ьторого регистра промежуто нного результата 6 г 9 .- 7 .> 8
2 Ь (Х))
В сi;ipii;ffc и/2 р;!зрядои регистра нромсжу)осil ОГО Pe»i,.!Ь!3(с) () 3Диисh!ВOCГ(Я КО J )1ИС7«
tg(xf), 3 в c»о л(,7(1,(шие разряды запи(ывается ко;(числя Х . Таким образом, в регистре
6 получается сумма tg(X:) +2 "" Х. С гомо- -и) щью блока деления содср I(!nfoe регистра 6 7ел)гlся ня содержимое pel I!el 5, В peai.1ьт2тс с!сО ПОЛУЧяетСЯ ЧИСЛО
Ig (Х1) + 2 " -Х»
2 — с) /:2
Это число с достаточной точнослно представляет искомый Х. Действителы!О
tg (Х) = tg (Х + 2 — "(2 Х ) =—
Ig (Xi) -)- Ig 9 — )
1 — 1а(А) (а((2 " 2) 45
110 ТаК КЯК НРИ Л)сl.7ЫХ зи 1 IЕНИЯХ с Г. 1>i —.)) (2
Х2 22 — ": Тянгc IIC OT 3TOI 0 ), I;13 i(0>l(ilo 333! Снг(ть с достаточной точностьно значением самого угла, выряженного 13 радиана:. то;
tg (Х) =- tg (... )- 2- г- Х
2 — с)(2 )г
1 — (р(Х!) 2 "г Х
При значении гг)8, погрешность от aaìå»û
ТЯНГСНСа > Г 1с! Са М)(ЛI УГЛОМ ПРЯ К I И (ЕС((If Pa В—
II2 нулю. Tal(> например, при и=8 л(аксимлль- (15 подключены разрядные шины ПЗУ 2, а ко входам сг0 младших и/2 разрядов подклк>иены выходы младших и/2 разрядов регистра аргул(снта 1. Выходы регистров прол(е>куточных результатов 5 и 6 по11(;Iioчсны ко входам блока 5 деления 7. Выходы блока дслс(п:я 7 и блока управления 3 связаны через элементы «И, (И»
8 с входами Выходного pc!ècòð« 9. Входные
l!r»ir1 i CTpOirC7 Âl1 1 0 C»f133!Ihr C !1 (Одс»Л(И рСГИ(Т1 с! 3РГ с Л!()11 с) 1. I!!
В ьl)!Нс I IITC1 ь P 300тсlст слс 7 "101JJIIл! OÎP (f 303!.
По ши «м 10» рсгис р лргмл(снтя 1 r:ocò Пс)С Т И 3 11 !lск)В «СТСЯ гг-Раз)7(IД!1Ь! Й I(OД 3РГ
МСIITЛ .сс» P Л. (7! 3:! «Х. ° 3С(Ь ЭТОГÎ 1(ОД2, СОДCPжл(цаяся в ciярших и/2 рязрядлл: регистра 1 15 (обозначим сс как Х!), подастся на входы
ПЗУ 2. Это число является аргументом функции 1о (Х,) злписанной в ПЗУ 2. Считанные знлченпя функции поступа(от с разрядных шин
ПЗУ 2 иа входы блока управления 3 ." блока 20 ум!ю>кеиия )1 и запись)влются в старших и/2
Р33Р ЯД3 » »TOPÎ!.0 РСГIICTP3 )IPO.iie»(i, ТОЧНОГО РСзультятл 6. Значение tg(ÕI) умножается в блоке умно>кения ил число Х2, годер>кащееся в младших и/2 paaps(73» регистра аргумента 1. 25
Блок умножения устроен так, ITQ результат умножения получается в 10IIoëíïòåëhïoì коде. Он зяписы»ается в младших и/2 разрядах регистра промежуro и:ого результата 5. В старшие и/2 разрядл этого регистра всегда 3(1 записаны сдинш(ы (число 1+2 — " 2) . Таким образом, H регистре 5 получлстся число (1 — 2 " 2) + - Е1 — tg (Х, -Х)1— ное значение, которое мо>(ет припять аргумент, равно 2 — " 2-+!) - -2 — ", при э Гî if л бсогнотня я
1(огрсшность будет ря »ил 6 10 -. Если принять, по функция оуцст изменять(я и тсх же ripeдс.lлл кяк ll 3pГ(л.сн Г, О это 3113 (ение Bb!хо,1ит за пределы p«3ðÿ1 (ой сетки (оrio на много м(.ньшс веса са. )ой младшей единицы). При уисл)гчснии разрядностll яргл мсliTfl и фл нкцш) погрешность л л!Сньшяе7ся.
Резул!! Гят ВЫ )ИСЛСИИЯ НрО»Одн,- iCpC3 ЭЛС: iCIIThl <<1 1С1 i 1» 8 ll зс! и НСЫ;f(f C(1 11 p(Ãl!C I p
I>ë0ê > пр 2ВЛ "i ß 3 ), ci pÎC 1 с)к)!. 0(>p330 i(, :по когда старшие гг)2 разряда аргу,(сита равны нулю (Х(- — -О), то в ка(сствс результата»û;i3cT(и 3113 lсl!i!(млад(и) (гг, — P«311>ЯдОВ 2РГУмс!пя Х2.
Тяк как функции тянген(л и котангенса взаилп-:о обрятныс, то посрсдст»ом перестановки входов блока деления 7 ня предлагаемом устройстве по опися(шому алгоритму можно
ВЫ IИС,7ЯТЬ 31 сl 101(11ß (1) ) fl В ripe;. ла; асмам вычислителе используется ПЗУ с емкостью "" и бит, в то время, когда для вычисления фуl!)(1;lfil T firãåíca от fL-разрядного «ргумента с помощью устройства, работа!ощего по подпрограмме, используется оперативная намять с емкостью как минимум ! 69п бит. Из этого следует, »То при гг)16 в предлагаемом вычисr!ITC.7е емкость памяти сокращается в 169/2" раз, причем используется более простая и болce надежная постоянная намять, С другой с!Оронь!) сели с)игять, что длительность опсрации умно>кения и деления г-разрядных чисел раина и тактов, и вероятность !ого, то содержимое ci-арш!1(и/2 разрядои api-уife»ia — нули, ряииястся 2 ", то врем(1 Вы п!слсния зия )сl!!III ф"!11(llilll танГснся» прсдл«гясмом иы )ислителе равно 1,5п (1 — 2- " ) тлктои. В то время, как для вычисления э!ой функции и;(рототиис необхоДИМЫ 15)г+ 9)1 ГЛ КтОВ. Из изложсниогo следует, ITo быстродействие у предлагаемого вычислителя и (10 —, 63/п) раз выше, чем у нрототина. Прсдлаглсмос устройство может быть использовано ).а предприятиях выпускающих средств иычислктслькои !С»ники, а так жс i crpolrci»;i днскрс! )roii (с»ники. Технология НЗГОтовлсни я »1>1чнс 11псля Ilp Отли acre!I сл ществсн! о от гсхнологии изготовления протоi ),ша. Формула «3оореТС Ц l! ф Р 013 О и В hl i l! c.! 1(7 с л ь ф У! I к! (1! Й т 2! i f i l l c 3 н i(oT3lli elrca, содсрж«щий выходной регистр, блок деления и рс;1 стр аргуv>erl I;i) выходы млаir((Jf и/2 разрядов которого соединены с псрвыми !!ходямн блока уиравлснпя и блока ул(но»(ения, 0 T.!11 а ю шийся тем, ITÎ, с целью повышения быстродействия, в него введены постоянное заноз(пня!Ощсе устройство, два регистра промежуточного результата и элемент ИЛИ, причем старшие п)2 разрядов регистра аргумента через постоянное заиомипа595738 Р к г с Г CJ> LL < .. 2 Составитель В. Тарасов Тскрсд Л. Гладкова Корректоры: Л. Орлова п О. Т орнна Рс. актор Н. Коляда Заказ 114/3 Изд. М 286 Тираж 841 НПО Государственного комитета Совета Минпсгров СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4,5 Подписное Типография, пр. Сапунова, 2 югцее устройство соединены со вторыми входами блока управления и блока умножения и входами старших n/2 разрядов первого регистра промежуточного результата, входы младших n/2 разрядов которого подключены к выходам младших n/2 разрядов регистра аргумента, выход блока умножения соединен со входам,. младших n/2 разрядов второго регистра промежуточного результата, выходы обоих регистров промежуточного результата подключсны соответственно к первому и второму входа vI блока деления, выход которого соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу блока управления, а выход — к входу выходного perHñTðà. Источники информации, 5 принятые во внимание при экспертизе 1. Байков В. Д. и Смолов В. Б. Аппаратурпая реализация элементарных функций в 1!ВМ. Изд. Ленинградского унивсрс1ггста, 1975. с. 184. 10 2. ЭЦВМ «Проминь». Инструкции по эксплуатац1ш Л.Э.1.320.008.И. Мин-во приборостроения и средств автоматизации АСУ СССР, кн. 8.
