Устройство для фазовой синхронизации

 

О П И С А Н И Е (и) 6135И

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сева бсМтских

Социалистических

Рвснублик (61) Дополнительное к авт. свид-ву (22) Заявлено 22.07.76 (21) 2391587/18-09 с присоединением заявки № (51) М. 1(л.- зН 04L 7, 02

Совета Министров СССР оо делам изобретений и открытий (43) Опубликовано 30.06.78. Бюллетень № 24 (45) Дата опубликования описания 09.06.78 (53) УДК 621.394.662 (088.8) (72) Автор изобретения

А. И. Биндер (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ФАЗОВОЙ СИНХР01т ИЗАЦИИ

ГосУдаРствсиный комитет (23) Приоритет

Изобретение относится к электросвязи и может использоваться для выделения тактовой частоты из принимаемого информационного сигнала.

Известно устройство для фазовой синхронизации, содержащее задающий генератор и линию задержки, выходы которой через элементы И подключены к соответствующим входам элемента ИЛИ, а также последовательно соединенные синхронизатор, фазовый дискриминатор, реверсивный счетчик и дешифратор, выходы которого подключены к другим входам элементов И, и делитель частоты (1).

Однако известное устройство имеет сложную аппаратурную реализацию.

Цель изобретения — упрощение устройства путем исключения блока управления делителем частоты.

Для этого в устройстве для фазовой синхронизации, содержашем задающий генератор и линию задержки, выходы которой через элементы И подключены к соответствующим входам элемента ИЛИ, а также последовательно соединенные синхронизатор, фазовый дискриминатор, реверсивный счетчик и дешифратор, выходы которого подключены к другим входам элементов И, и делитель час-оты, делитель частоты включен между выходом элемента ИЛИ и соответствующим входом фазового дискриминатора, а выход делителя частоты подключен к управляющему входу дешифратора, причем выход задающего генератора подключен к входу линии задержк) непосредственно.

5 На фиг. 1 изображена структурная электри ческая схема предложенного устроиства; на фиг. 2 — временные диаграммы, поясняющис е го р а боту.

Устройство (фиг. 1) содержит задающий

10 генератор 1 и линию задержки 2, выходы которой через элементы И 3 подключены к соответствующим входам элемента ИЛИ 4, а также последовательно соединенные синхронизатор 5, фазовьш дискриминатор 6, реверсив16 ный счетчик 7 и дешифратор 8, выходы которого подключены к другим входам элементов

И 3, делитсль 9 частоты, включенный между выходом элемента ИЛИ 4 и соответствующим входом фазового дискриминатора 6, а выход делителя 9 частоты подключен к управляющему входу дешифратора 8, причем выход задающего генератора 1 подключен к входу линии задержки 2 непосредственно.

Устройство работает следующим образом.

Последовательность ср1 импульсов (фиг. 2а) задающего генератора 1 поступает на вход линии задержки 2. Последовательности срь (pQ срз (фиг. 2а, б, в) на отводах линии задержки 2 сдвинуты по фазе так, чтобы сум30 марный сдвиг фаз был меньше длительности

613511 тактового интервала этих последовательностей на величину сдвига фаз между соседними последовательностями. Последовательности

,, поступают на первые входы элементов И 3, вторые входы которых соединены с выходами дешифратора 8, логика работы которого обеспечивает подачу логической «единицы» на вход одного из элементов И 3. Соответствующая последовательность о (фиг. 2г) через элемент ИЛИ 4 поступает на вход делителя 9 частоты.

В фазовом дискриминаторе б происходит сравнение фаз поступающих на его входы последовательностей ср„ср, (фиг. 2д, е), где р, — последовательность на выходе делителя

9 частоты; <р, — последовательность внешних синхроимпульсов от синхронизатора 5. В соответствии с результатом сравнения фаз ср, и гр, изменяется состояние дешифратора 8, что приводит к «перемещению» логической «единицы» со второго входа элемента И 3 на второй вход предыдущего или последующего элемента И 3. Например, при отставании фазы

«р, от фазы гр, происходит «перемещение» логической «единицы» по «кольцу» из элемента

И 3, в соответствии с чем на вход делителя 9 частоты в качестве ро поочередно поступают последовательности

Для нормальной работы устройства необходимо выполнение следующих условий:

h ("(0

b,((Ò вЂ” Л, где Л вЂ” шаг коррекции фазы; т — задержка между моментом прихода на вход элемента ИЛИ 4 отрицательного фронта импульса последовательности сро и моментом изменения состояния элемента И 3 под воздействием сигналов дешифратора 8;

tp — пауза между положительными HMпульсами последовательности ср>, Т вЂ” период следования импульсов последовательности с1ч.

10 Выполнение приведенных условий может быть обеспечено различными способами. Например, в состав дешифратора 8 могут быть введены элементы памяти (триггеры), синхронизируемые сигналами с промежуточного вы15 хода делителя 9 частоты.

В данном устройстве за счет замены управляемого делителя частоты неуправляемыми, т. е. с постоянным коэффициентом деления, упрощается аппаратурная реализация и по20 вышается надежность.

Формула изобретения

Устройство для фазовой синхронизации, содержащее задающий генератор и линию заж держки, выходы которой через элементы И подключены к соответствующим входам элемента ИЛИ, а также последовательно соединенные синхронизатор, фазовый дискриминатор, реверсивный счетчик и дешифратор, выЗО ходы которого подключены к другим входам элементов И, и делитель частоты, о т л и ч а юще е ся тем, что, с целью упрощения устройства путем исключения блока управления делителем частоты, делитель частоты включен между выходом элемента ИЛИ и соответствующим входом фазового дискриминатора, а выход делителя частоты подключен к управляющему входу дешифратора, причем выход задающего генератора подключен к входу линии задержки непосредственно.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР М 308533, кл. Н 041 7/02, 1971.

613511 фиг. 1 а) г) Корректор Л. Брахнина

Редактор Н. Суханова

Подписное

Заказ 1142/12 Изд. № 504 Тираж 820

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

a) е) Составитель Е. Погиблов

Техред Н. Рыбкина