Устройство для передачи дискретной информации

 

ОП ИСАНИ

Союз Советскик .

Социапнстическик

Рвспублнк

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 12.07.76 (2l) 2382320/18-09 с присоединением заявки Я— (23) Приоритет— (43) Опубликовано 250878.Бюллетень Pfo 31 (45) Дата опубликования описания 1307.78 (51) М. Кл. Н 04 В 3/50

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 621. 394.6 (088. 8) Г.В.Антонов, Б. К. Бедрин, В. П. Букса, Л.A.Âàñèëåâè÷;

Н.М.Киселев, Ю.И.Русецкий, Г.A.Toêìàêoâ, В.Е.Хазацкий

М.Д.Хочанский и С.A.Þðüåâà (72) Авторы изобретения

Государственный всесоюзный центральный ордена Трудового

Красного Знамени научно-исследовательский институт комплексной автоматизации (7!) Заявитель (5 4 ) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ

Изобретение относится к системам передачи информации по проводным каналам связи .

Известно устройство для передачи дискретной информации, содержащее последовательно соединенные блок памяти, блок защиты от ошибок, второй выход которого подключен к входу блока памяти, и блок преобразования сигналов, а также индикатор передачи, подключенный к второму входу блока зашиты от ошибок, третий выход которого подключен к индикатору приема(lJ, Цель изобретения — обеспечение передачи разнородных информационных сообщений.

Для этого в устройство для передачи дискретной информации, содержащее последовательно соединенные блок памяти, блок защиты от ошибок, второй выход которого подключен к входу блока памяти, и блок преобразования сигналов, а также индикатор передачи, подключенный к второму входу блока защиты от ошибок, третий выход которого. подключен к индикатору приема, введены последовательно уединенные, счетчик числа переданных байтов, вход которого объединен со вторым входом блока памяти, первый элемент совпадения, шифратор числа переданных байтов, регистр числа байтов, второй элемент совпадения, дешифратор числа прин ятых байтов, счетчик числа принятых байтов и дешифратор нулевого состояния, выход которого подключен к второму входу индикатора приема, а также введены последовательно соединенные инвертор, вход которого соединен с выходом индикатора передачи, шифратор признака конца сообщения, регистр признака конца сообщения и дешифратор признака конца сообщения, выход которого подключен к второму входу второго элемента совпадения, к третьему входу которого подключен четвертый выход блока защиты от оши. бок, пятый выход которого соединен с его первым входом через третий элемент совпадения, ко второму входу которого подключен второй выход регистра числа байтов, второй вход которого подключен к второму выходу регистра признака конца сообщения, второй вход которого соединен со вторым выходом блока защиты от ошибок, при этом выход инвертора соединен со вторым входом первого элемента совпадения, а второй выход блока памяти

62 1108 подключен к второму входу счетчика .числа принятых байтов.

На чертеже представлена структурная электрическая схема устройства для передачи дискретной информации, Устройство содержит индикатор передачи 1, индикатор приема 2, инвертор 3, шифратор 4 признака конца сообщения, регистр 5 признака конца сообщения, дешифратор 6 признака конца сообщения, дешифратор нулевого сос- 10 тояния 7, счетчик 8 числа переданных байтов, первый элемент совпадения 9, шифратор 10 числа переданных байтов, регистр 11 числа байтов, второй элеМЕнт совпадения 12, дешифратор 13 чиСла принятых байтов, счетчик 14 числа принятых байтов, третий элемент совпадения 15, блок памяти 16, блок 17 нашиты от ошибок и блок 18 преобразо Вания сигналов.

Блок памяти 16, блок 17 защиты от

Ошибок, второй выход которого подключен к входу блока памяти 16, и бдОк преобразования сигналов 18 соедИИЕны ПОследоватеЛьНО. Индикатор пе- раздачи 1 подключен к второму входу блока 17 защиты от ошибок, третий

Вход которого подключен к индикатору приема 2. Счетчик 8 числа переданных байтов, вход которого объединен со

®торым входом блока памяти 16, первый элемент совпадения 9, шифратор 10 числа переданных байтов, регистр 11

Числа байтов, второй элемент совпадения 12, дешифратор 13 числа принятых байтов, счетчик 14 числа принятых 35 байтов и дешифратор 7 нулевого состояНия, выход которого подключен к второму входу индикатора приема 2, соединены последовательно. Кроме того, последовательно соединены инвертор 3, 40 эход которого соединен с выходом индикатора передачи 1, шифратор 4 признака конца сообщения, регистр 5 признака конца. сообщения и дешифратор 6 признака конца сообщения, выход которого подключен к второму входу второго элемента совпадения 12. К третьему входу последнего подключен четвертый выход блока 17 защиты от ошибок, пятый выход которого соединен его первым входом через третий элемент. совпадения 15. Ко второму вход. третьего элемента совпадения 15 подключен второй выход регистра 11 числа байтов, второй вход которого подключен ко второму выходу регистра 5 при- знака конца сообщения, второй нход которого соединен со вторым выходом блска 17 защиты от ошибок. При этом выход инвертора 3 соедйнен со вторым входом первого элемента совпадения 9, 60 а второй выход блока памяти 16 подключен к второму входу счетчика 14 числа принятых байтов.

Устройствс работает с.- дующим образом. 65

Для пеРедачи информации оконечное оборудование данны- (ООД) источника выставляет сигнал индикатору передачи 1. Информация иэ ООД источника заносится -в блок памяти 16, а счетчик 8 числа переданных байтов считает занесенные в блок памяти 16 байты.

После того, как все байты выданы в блок памяти 16, сигнал индикатору передачи 1 снимается, и через инвертор

3 и шифратор 4 признака конца сообщения в регистр 5 шифруется код признака конца сообщения. В то же время через первый элемент совпадения 9 и шифратор 10 числа переданных байтов в регистр 11 числа байтов заносится содержимое счетчика 8. Перед выдачей информации в канал снязи по разрешению от блока 17 защиты от ошибок через третий элемент совпадения 15, блок 17 и блок 18 в канал связи выдается содержимое регистра 11 числа байтов и регистра 5 признака конца сообщения, после чего в канал связи начинает выводиться информация иэ блока памяти 16 через блок 17 эащлты от ошибок и блок 18 преобразования сигналов.

На приемной стороне байт, предшествующий информации, через блок 18 и блок 17 заносится в регистр 5 признака конца сообщения и в регистр 11 числа байтов. Когда дешифратор 6 признака. конца сообщения дешифрирует признак конца сообщения, на нторой вход второго элемента совпадения 12 поступает сигнал разрешения. Когда из блока 17 защиты от ошибок на третий вход второго элемента совпадения 12 приходит сигнал разрешения, содержимое регистра 11 через второй элемент совпадения 12 и дешифратор 13 числа принятых байтов заносится в счетчик 14 числа принятых байтов.

Затем из канала связи через блок 18 преобразования сигналов и блок 17 защиты от ошибок н блок памяти 16 эаносится информация. По окончании приема информации последняя начинает выводиться из блока памяти 16 н ООД получателя в сопровождении сигнала индикатора приема 2. Одновременно число выведенных байтов подсЧитывается счетчиком 14 числа принятых байтов. После дешифрации нулевого состояния счетчика 14 дешифратором нулевого состояния 7 снимается сигнал индикатора приема 2, тем самым сообщается ООД получателя о выдаче последнего байта.

Формула изобретения устройство для передачи дискретной информации, содержащее последовательно соединенные блок памяти, блок защиты от ошибок, второй выход которого подключен к входу блока памяти, и

621108

O а й

Составитель В. Старостин

Редактор Т.Иванова Техред E.Äàâèäîâè÷ Ко екто H. Яцемирская

Заказ 4б77/53 Тираж 805 Подписное

ЦНИИПИ Государственного комитета Совета Министров CCCP по делам изобретений и открытий

113035 Москва Ж-35 Ра ская наб. 4 5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 блок преобразования сигналов, а также индикатор передачи, подключенный к второму входу блока защиты от ошибок, третий выход которого подключен к индикатору приема, о т л и ч а ю щ е е с я тем, что, с целью обеспеченчя передачи разнородных информационных сообщений, введены последовательно соединенные счетчик числа переданных байтов, вход которого объединен со вторым входом блока памяти, первый элемент совпадения, шифратор числа переданных байтов, регистр числа бай- 10 тов, второй элемент совпадения, дешифратор числа принятых байтов, счетчик числа принятых байтов и дешифратор нулевого состояния, выход которого подключен к второму входу инди- 15 катора приема, а также введены последовательно соединенные инвертор, вход которОго соединен с выходом индикатора передачи, шифратор признака конца сообщения, регистр признака конца сообщения и дешифратор признака конца сообщения, выход которого подключен к второму входу второго элеме.;та совпадения, к третьему входу которого подключен четвертый выход блока защиты от ошибок, пятый выход которого соединен с его первым входом через третий элемент совпадения, ко второму входу которого подключен второй выход регистра числа байтов, второй вход которого подключен к второму выходу регистра признака конца сообщения, второй вход которого соединен со вторым выходом блока защиты от ошибок, при этом выход инвертора соединен со вторым входом первого элемента совпадения, а второй выход блока памяти подключен к второму входу счетчика числа принятых байтов.

Источники информации, принятые во внимание при экспертизе:

1. Копничев Л.Н. и др. Телеграфные аппараты и аппаратура передачи данных, М., Связь, 1975, с.353-381.