Схема управления потенциалом подложки твердых интегральных схем

 

ОП ИСАНИЕ < щщрр

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических республик (6Ц Дополнительный к патенту (22) Заявлено 28,06„74 (Я) 2038403/1825 (53) М. Кл, С 01вс 31/26

Щ Приоритет (32) 29.06.73

Гкудхрстевниый ноихтет

СССР ао делам мзобретеихй в аткрмтнй

Опубликовано 1 5.01.79,Бюллетень ¹ 2

Дата опубликования описания 18.01.79 д@) уД В21.382..3 (088.8) Ииоатраиин

Джеймс %инда Ли (КНР) и Джордж Соиода (Сщд) * t

° :Aii.4," ", т, i и у

Я; Г, р

) Иностранная фирме ИитернашкаБизнес Мвкииз Корпорейшн" (США) Изобретение относится к полупроводниковым приборам, s частности к интегральным схемам, выполненным на общей подложке, и предназначено для регулировки потенциала подложки.

Известна схема регулирования потенциала подложки, расположенная вне подложки и питаемая от внешнего источника .(l).

Известна также схема управления потенциалом подложки твердых интегральных схем, выполненная на той же подложке, что и интегральная схема, содержащая генератор импульсов и детектор напряжения (2 .

Недостатком известных устройств являет ся низкая стабильность параметров интегральных схем, собранных на общейт подложке.

Целью изобретения является стабилизация параметров интегральных схем.

Цель достигается тем, что в предлагаемое устройство введены схема формирования и силовой инвертор, соединенный с импульсным генератором и схемой формирования.

Кроме того, схема формирования содержит генератор хронирующнх импульсов, конденсатор, диод и схему управления, при этом генератор соединен со схемой управления, которая через конденсатор и диод соединена с подложкой.

Детейгор напряжения выполнен в виде двух пар последовательно соединенных полевых транзисторов, включенных между источником .питания и землей, причем затворы одной пары транзисторов и затвор одного транзистора другой пары соединены с источником питания, вход второго транзистора т© другой пары соединен с общей точкой соеди.нения транзисторов первой пары, а точка соединения транзисторов другой пары является выходом детектора.

На фиг. l представлена схема описывае @ мого устройства; на фнг. 2 — временные диаграммы, поясняющие работу устройства.

Устройство содержит полупроводниковые схемы — 3, схему 4 измерения, другие схемы

5 — 7,. расноложеиные на подложке, точку 8. подключения схемы 4.к подложке, диод 9, транзистор lo, регулятор ) l уровня напряжения, конденсатор 12, транзисторы !3 и 14, узлы i5 и 16 подключения, генератор 17, ннвертор !8, детектор l9 напряжения подложки, транзисторы 20 — 25, конденсаторы

643099

26, узлы 27 — 29 подключения, транзистор 30, узел 31 подключении, транзисторы 32--34, конденсатор 35, транзисторы 36 — 38, точку 39

: .подключения корпуеа, транзистор 40, узел

41 подключения, транзисторы 42 и 43, узел

44 подключения, транзисторы 45 и 46, узел

47 под оч ня, транзисторы 48 49, оденсатор 50, узлы 51 и 52 подключения.

Полностью схема изобретения образуется внутри каждоГО из ряда полупроводниковых схем 1, 2, 3 и т. д. и в общем обозначается цифрой 4. Схема обеспечивает управление изменениями пороговых ианряженнй ff различных схемах на полевых транзисторах, созданных на той же самой подложке и

Обозначенных циФрами 5,6, 7 н т. д. Схемы 4 предназначены также для того, чтобы привести к единому стандарту пороговые напряжения во всех схемах IÄ 2, 3 н т. д„образующих пакет. Йоскольку все схемы 1, 2, 3 н схемы 4 находятся под одином н тем же потенциалом питания +V, компенсируются те же изменения этОГО потенциала питания.

Во всем описании транзисторы, на YQTopbfe дается ссылка, являются транзисторами полевымн с каналом N-типа, однако соверщенно ясно, что могут быть использованы н приборы с каналом Р-типа при изменении иа обратныГ приложенного потенциала питания и уровней сигнала, определяющего потенциал..

4 подложкой через диод 9, в результате чего потенциал подложки становится более отрицательным. Уровень, до которого подложка становится более отрицательной, управляется хронируемыми сигналами, подаваемыми иа транзисторы 10, 13 и 14.

Хронируемые сигналы, поступающие для управления транзисторами 10 и 13, формируются из основных сигналов, генерируемых схемой генератора 17 и управляющей логиfff ческой схемой в силовом инверторе IS н в регуляторе II уровня напряжения. Эта управляющая логическая схема будет в нормальных условиях генерировать отрицательный импульс с заранее заданным максимальным значением амплитуды в узле 16, однако этот максимальный импульс будет уменьшен под управляющим воздействием регулирующего сигнала, генерируемого схемой детектора 19 напряжения подложки, которая связана со схемой регулирования импульса, включающей транзистор 20 в силовом инверторе 18, Схема генератора 17 представляет собой кольцевой генератор, имеющий нечетное ко23 лйчество каскадов.

На фиг. 1 показаны пять инверторных каскадов, каждый нэ которых содержит пять транзисторов 21 — 25 н конденсатор 26. ВыСхема 4 присоединяется к выходу 8 подложки через диод 9, который при практи ческом осуществленни:выполняется как неотьемлемый элемент на границе между диффузионным слоем, образующим сток полевого транзистора, н йодложкой.

Для того, чтобы сформировать импульс, под воздействием которого потенциал подложки изменится до зйачения, меньшего, чем наинизаее эначеийе потенциала источника питания, регулятор 11 уровня напряже. ния содержит конденсатор 12 и схему управления, включающую полевые транзисторы 10, 13 и 14. Конденсатор 12 присоединен к узлу 15, расположенному в точке между транзисторами 13 и 14, а в узле 16 — к транзистору 10.

Хронируемые входные сигналы, поступающие на транзисторы 10, 13 и 14, управляются таким образом, чтобы прежде всего обеспечить протекание тока по транзистору 13, конденсатору 12 и транзистору 10 дня того, чтобы обеспечить заряд конденсатора, удерживая при этом узел 16 под потенциалом . земли. Соответственно транзисторы 10 и 13 переводятся в непроводящее состояние, в то время как начинает проводить ток транзистор 14, в результате чего потенциал узла 15 становится равным потенциалу земли, посредством чего напряжение в узле 16 уменьшается до значения, мейьшего, чем потенциал земли, что обеспечивает возможность протекания тока от точки 8 соединения с ходной сигнал каждого каскада снимается зп с узла 27> рзспОложеинОГО между транзисторами 24 и 25, и подается к затворам транзисторов 23 и 25 следующего расположенного последовательно каскада. Выходной сигнал с крайнего правого каскада подается к транзисторам 23 и 25 крайнего левого зз каскада. Трапзйсторы, установленные в каждом каскаде, присоединяются к источнику напряжения Q в к земле. Можно видеть, что; когда узел 27 в одном каскаде находится при «повыйенйом» уровне, транзисторы 23

4р и 25 следующего каскада будут находиться под воздействием управляющего сигнала, открывающего их, в результате чего узел 27 следующего кэеквда будет приводиться к

«низкому у1йовив. Наоборот, когда узел 27 одного каскада будет находиться при пониженном уровне, на транзисторы 23 и 25 следующего каскада будет воздействоватьуправляющий сигнал, который приведет к их запиранию, что обеспечит новышенне потенциала узла 27 до повыщениого уровня. Требуемые хронирующие сигналы могут быть получены от Феиератора 17 иа выходе любого из двух последовательных каскадов KBK показано, выходные сигналы от первого и второго и третьего каскадов выбираются и обозначаются как узлы 28 и 29. Сигналы, формируемые в узлах 28 и 29, представлены на фиг. 2.

Б пределах схемы силового ннвертора 18 ток подается от. источника напряжения + U

643О99

I через транзистор 30 к узлу 31, который. присоединен как к затвору управляющего транзистора 32 в схеме 18 силового инвертора, так и к затвору управляющего транзистора 33 в регуляторе l l потенциала подложки. Транзистор ЗО вместе с транзистором . у

34, конденсатором 35 и транзисторами 36, 37 н 2О образуют схему инвертора, которая по своему действию подобна каскаду генератора 17, но Обладает более високой способностью к раскачке. Хрон((руюп(ий сигнал с уэлл 28 поступает на затворы входного транзистора 36 и дополнительного управляющего транзистора 38, который .Соединяется последовательно с транзистором 32 и землей в точке 39. Подобним образом узел 29, на который поступает выходной сигнал с генератора, присоединяется к входному затвору транзистора 37 инвертора и к затвору сле= дующего управляю(цего транзистора 40, также соединенного последовательно с транзистором 32, Затвор транзистора 2О ннвертора соединяется со схемой детектора 19, которая будет Описана киже. Выход((ой сигнал силового инвертора 18 снимается в узле 41 и подается на затвор транзистора 14, установленного в регуляторе 11 потенциала подложки. 11оте33цнал узла 41 будет повышаться только в интервале относительно небольшого периода времени, когда сигналы В узлах 28 и 29 оба находятся при относительно низких уровнях, поскольку т((лько в этих условиях транзисторы 38 и 4О будут в иепроводл(цем состоянии, в то время как транзистор 32 будет проводить. Сигналы в узлах 31 и 41 представлены иа фиг. 2. Эти от33осите:33ьно короткие сигналы подаются для того, чтобы перевести транзистор 14 в регуляторе 11 потенциала подложки в проводя(цee состояние.для указанной выше цели. Роль транзистора 38 заключается в том, чтобы умень33lHTb регулируемым Образом амплитуду и длительность сигнала повышенного уровня в узле 31, уменьшая для aTofo проводимость транзисторов 32 и 33. 4(3

Детектор 19 напряжении подложки включает первую пару последовательно соединенних транзисторов 42 и 43, образуя делитель напряжения, между которыми располагается выходной узел 44. Иотенциал узла 44 является опорным потенциалом, величн3(а которого задаетсл на определенном уровне пут«ем вибора относительных импедансов транзисTGpos 42 и 43 и B p8$3G>KeHHof о напряжения источ3(ика + U. Опорный потенциал в узле 44 равен 11И. Этот огорный потенциал

НОдаетсл из затвор ВоспринимэюшегО тра33зисторэ 45. (Ge+HHeHHe в(3спр33нимаю(3$еГО транзистора 45 с подложкой BGKasaHQ в связи с ВажнОстью этОгО сОединения дли НОНН. мания сугцности. 333об13етен338. ОднакО слсдует иметь Вви 3у что все voqeaHF транзисто$и имеют подобное же соединение с подложкой (длл простоты этн соединения не показа33ы).

Восп1$инимаю(ций транзистор 45 обладает меньшим сопротивлением по сравнени3о с транзистором 46, являющимся его нагрузкой.

Таким образом, когда пороговое значение напряжения воспрннимаю3цего транзистора

45 меньше, чем опорный потенциал в узле 44, транзнстор 45 находится в провОДН(цем сосгоянни. в результате чего потенциал выходного узла 47 подводится к потенциалу земли.

ЭтОт снгиэл поступает нэ ВхОднОЙ зэтвОр транзистора 2О, в результате чего этот траизнст($р запирается п(3средством чего а узле

31 силового нивертора начинает feaepHpoваться сигнал в соответствии с тем, как этО билО $ кзза НО выше, В соответств$$н с

ВхОдными сиги$3лэми, пОступа$О3цими иэ транзисторы 36 и 37. Однако когда напряжение подложки настолько отрицательно, чго пороговое напряжение воспринимающего транзистора 45 становится ранним Опорному потен33иалу в узле 44, то воспринимаю3ций транзистор становится непроводяц(нм„ при этом происходит повышение выходного сигнала в узле 47. Транзистор 2О переводится

В проводя(цее состОяние, и НОтенциэл узла 31 становится равным потенциалу земли. Это, в свою очередь, пр33водит к непрерывному уменьшению уровня в узле 41 В результате чего прекра(цэется работа генератора, описанного выше. Следует Отметить, ч го явление, ОписзннОе В этОМ примере, ие Всегда случает" ся на практике. Всегда имеет место некоторый ТоК утечки, поэтому узел 16 будет нахОдитьсп пОд ($грищэтеяьиым потенциалОм дОстаточной Велич($иь3, тэк что будет вкяючатьсл дйод 9 для тоге, чтобы снять заряд, аккумулированный 33э подложке в связи с наличием токз JTe÷K33. КОгда зна 3еННе тока

У3-лЧЗЦ$ ВЕЛИКО ГО ПВРЕХОД3(ЫЕ ПРОЦЕССИ узлах 15 и 16 сгэ$3овятся более частыми, что пр33вол$3т K б(эь(Нему TBHpgHH3o дног3Э (3

До Tex Bop, BQKa утечка н прево дит заданных пределов, ее Всегда мОжио скомпенсировать и тем самым избежать воздействия ее нэ потенциал подложки. Как упомималось Ви(це„узел 31 в схеме силово(о

8H8epTGpa 13 также пр$3соедннлется Ко ВХОду . затВ($рэ транзистора 3 В pei 3$$$(Tope поте33ц33злэ подлОжки. Транзистор 33 с((ставляет часть схемы, Включаю(цей3 транзисторы

48 H 49 и ко((де3(сэтор 5(3, KGTopa$3 генерирует первый выходной сигнал На узле 51, который подается пэ затвор трэйзистОрз 1О, $$ подобHlbt33 ж» ВихОднОй сигнал а узле 82, который

Я3 93ОЯэется на вход затвора «рэизнсторл 1 1

Когда узел 31 Находится при по33нже33ном уровне, транзистор 3» ие проводит ток, ПОтенциэл узла 51 возрастает Ро такого уроaaa, прн котором транзистор 1О Начинает проводить, а потенциал узла 53 возрастает еще быстр»е, чем потенцизл, до которого он был заплжеи через трэнзнсто1) 48, из-за наличия конденсатора 9), HYQ fзраитнрует Boffo?Yef38e, 643009

8 начинается его запнрапне под воздействием потенциала узла 15.

Формула июбретения

7 при котором транзистор 13 остается проводящим, В этом состоянии происходит заряд конденсатора 12, в то время как узел 16 находится под потенциалом земли, В то время как начинает расти потенциал узла 31, потенциал узла 41 увеличивается благодаря % току, протекающему через транзистор 32, прн этом транзистор 14 становится проводящим; понижая потенциал узла 15 до потенциала земли, Узел 16, который уже находился под потенциалом, блйзким к потенциалу земли, и который был изолирован транзистором 10, перешедшим s непроводящее состояние при росте нотвнциала узла 31, приобретает отрицательный потенциал вслед за паденпем потенциала узла 15 до потенциала земли в связи с процессом заряда кондеисагора 12. Таким образом, иа "узле 16 возникает отрицательное напряжение, амплитуда которого достигает 95 /о от напряжения источника + U, 8 результате чего создается возможность создания в узле 16 потенциальной «ямй», в которую стекает ток подложки через соединяющий диод. 9, в результате чего подложка оказывается: под потенциалом, который меньше потенциала земли и повышается тем самым отрицательный потенциал подложки с последующими изменениями в ходе осуществления только что описанного режима работы. Из фнг. 2 видно, что потенциалй узлов 31 н

4! падают одновременно . Оба этих потенциала понижаются под воздействием сигнала на узле 29, однако оня не повышаются одновременно, когда узел 31 обеспечивает вклвчеиие транзистора 32, который в свою очередь заряжает узел 41, Эта небольшая задержка вводится для того, чтобы"гарантировать, что потенциал узла 51 понизится раньше, чем потенциал узла 15, гарантируя состояние, при котором транзистор 10 обладает высоким импедансом перед тем, как

1. Схема управления потенциалом подложки твердых интегральных схем, выполненная на той же подложке, что и интегральная схема, содержащая генератор импульсов и детектор напряжения, отличающаяся тем, что, с целью стабилизации параметров интегральных схем, она содержит схему формирования и силовой ннвертор, соединенный с названным генератором и схемой формирования. . 2. Схема по и. 1, отличающаяся тем, что схема формирования содержит генератор хронирующнх импульсов, конденсатор, диод н схему управления, при этом генератор соединен со схемой управления, которая через конденсатор и диод соединена с подложкой.

3. Схема по,п. 1, отличающаяся тем, что детектор. напряжения выполнен в ниде двух пар последовательно соединенных нолевых транзисторов, включенных между источником питания и землей, причем затворы одной пары транзисторов и затвор одного транзистора другой пары соединены с источником питания, вход второго транзистора другой пары соединен с общей точкой соединения транзисторов первой пары, а точка соединения транзисторов другой пары является выходом детеКтора.

Источники информации, принятые во внимание при экспертизе

I. Патент СЩА № 3609414, кл. 225-2, 20.08,68.

2, Плешко и др. Электронная стабилизация порогов МОП-транзисторов. Бюллетень технических описаний 1ВМ, т. 10, №3, 1967, с. 326.

643099 а еь т-F„ а1

$-(+уг

П еу- г азиз.t

Составитель В. Немцев

Редактор Л. Батанова Теехред О. Луговая Корректор Л. веселовская

Заказ 7806/58 Тираж 696 Подиисное

ЦНИИПИ Государственного комитета СССР г по делам изобретений и огкрыгий I 3035, Москва, Ж.35. Раушскак иаб., д. 4/5

/ Филиал ППП <Патент>. r. Ужгород, ул. Проектная, 4